16位微处理器摘要.ppt

第二章 16位微处理器;微处理器的性能指标;2.1 8086的编程结构;;一、 总线接口部件(BIU);一、 总线接口部件;二、执行部件（EU）;2、组成;2、组成;15;8086 CPU 的标 志位;① CF：进位标志;③ AF：辅助进位标志;⑤ SF：符号标志;⑥ OF：溢出标志;① TF：跟踪标志，陷阱标志;② IF：中断允许标志;三、8086的总线周期的概念;三、 8086的总线周期的概念;4、典型的8086总线周期序列;5、总线周期的状态;（4）TW状态（可无）;2.2 8086的引脚信号和工作模式;二、 8086的引脚信号和功能;2、引脚分类;(1) 地址总线和数据总线;T1状态：地址的高4位 T2～T4状态：输出状态信息 S6：指示8086当前是否与总线相连。 S6＝0表示8086连在总线上。 S5：表示中断允许标志状态。 S5=1表示中断允许标志IF=1，允许可屏蔽中断； S5=0表示IF=0，禁止可屏蔽中断。;3）BHE/S7 ：高8位数据线允许和状态复用信号，输出。;（a）读写偶地址字节（虚线表示被忽略）;低地址;低地址;16位微机系统的内存组织;(2) 控制总线;3）DT/ R ：数据收发控制信号，输出，三态。;5）RD ：读信号，输出，三态。; NMI不受中断允许标志的影响，不能用软件进行屏蔽。 当CPU检测到NMI有一个正沿触发的信号以后，CPU执行完当前指令便响应中断类型号为2的非屏蔽中断请求。;对外设的中断请求作出响应。;11)RESET：复位信号，输入，高电平有效。; 为了使CPU能和不同速度的存储器或I/O接口进行连接，设计了READY信号。 CPU在每个总线周期的T3状态对READY进行采样。READY信号有效,CPU进入T4 状态。 如果存储器或I/O的速度较慢，不能与CPU的速度相匹配，可令READY为低。CPU在T3采样到READY为低电平，便在T3之后插入Tw，延长读写周期，使CPU能和较慢速度的存储器或I/O接口相匹配。;13)HOLD：总线保持请求信号输入;(3) 其它信号线;三、8086在最小模式下的典型配置;2、锁存器8282和总线收发器8286的引脚图和真值表;8086最小模式典型配置;8086最小模式典型配置;2.3 8086的操作和时序;一、系统的复位和启动操作;2、复位时内部寄存器的值;二、总线操作;（1）M/IO有效，一直维持到T4。 1：CPU从内存读数据； 0：CPU从外设端口读数据。;（1）A19/S6～A16/S3：状态信息 AD15 ～ AD0 ：高阻。 ;A19/S6～A16/S3：维持状态信息 AD15 ～ AD0 ：传输数据。（基本总线周期）;CPU在T3状态前沿（下降沿）对READY采样。 READY＝0：插入Tw状态；（可插入多个Tw状态） READY＝1：进入T4状态;5) T4状态;（1）M/IO有效，一直维持到T4。 1：CPU往内存写数据； 0：CPU往外设端口写数据。;（1）A19/S6～A16/S3:状态信息 AD15 ～ AD0 :传数据，一直保持到T4中间。;A19/S6～A16/S3：维持状态信息 AD15 ～ AD0 ：传输数据。;CPU在T3状态前沿（下降沿）对READY采样。 READY＝0：插入Tw状态； READY＝1：进入T4状态。 在该状态，所有的控制信号和T3一样，数据保持。;（1）外设或存储器获得数据。 （2）AD15 ～ AD0 ：数据撤除。 （3）控制信号、状态信号无效。 （4）DEN＝1，总线收发器不工作。;三、中断操作和中断系统;（1）非屏蔽中断 通过CPU的NMI引脚进入，不受中断允许标志IF的屏蔽，并且在整个系统中只能有一个非屏蔽中断。 该中断是上升沿触发的，一旦NMI的输入被激活，就发生类型为2的中断，NMI是由内部电路译码提供中断类型的。;（2）可屏蔽中断 通过CPU的INTR引脚进入，且只有当IF＝1时，可屏蔽中断才能进入，如果中断允许标志IF＝0，则可屏蔽中断禁止。在一个系统中，可屏蔽中断可以有几个、几十个甚至上百个。 该中断是电平触发的，它必须保持高电平直到被识别为止。INTR需要外部设备提供中断类型。;2、专用中断;3）类型为2的中断;5）类型为4的中断;3、中断向量和中断向量表;8086中断向量表;例1：类型号为15H的中断对应的中断向量存放在何处？;4、硬件中断的响应和时序;2）中断响应总线周期;3）CPU响应可屏蔽中断时实际执行的总线时序;(