- 1、本文档共48页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
SDRAM原理及应用;主要内容;一、存储器分类;随机存储器 (RAM )和只读存储器(ROM);DRAM的特点 ;二、SDRAM分类及特点;SDRAM的分类;分类;分类;关于频率和预取; DRAM有两个时钟,一个是内部时钟,一个是外部时钟。在SDRAM与DDR1时代,这两个时钟频率是相同的,但在DDR2内存中,内部时钟变成了外部时钟的一半。
以DDR2 400为例说明,数据传输频率为400MHz(对于每个数据引脚,则是400Mbps/pin),外部时钟频率为200MHz,内部时钟频率为100MHz。因为内部一次传输的数据就可供外部接口传输4次,虽然以DDR方式传输,但数据传输频率的基准——外部时钟频率仍要是内部时钟的两倍才行。 ; 那什么是4bit数据读预取呢?先从内存基本工作步骤说起:从系统接收读取命令→寻址→预读数据→保存在内存单元队列 →传输到内存I/O缓存→传输到CPU系统处理。
DDR内存采用200MHz的核心频率,通过两条路线同步传输到I/O缓存,实现400M的是实际频率。 DDR2采用100M的核心频率,通过四条传输路线同步传输至I/O缓存,同样实现400M的实际频率。 正是因为DDR2可以预取4bit数据,所以可以采用四路传输,而由于DDR只能预读2bit数据,则只能采用200M的两条传输线路实现400M。这样,DDR2就完全实现了在不降低总频率的情况下,将核心频率降低到100M,从而能够实现更小散热量,更低电压要求。 而预读取则是指对于即将执行的数据,采用预先读取待用的技术,在需要时既可快速进入处理环节,这样减少了数据查找、等待、排队的时间。;三、SDRAM结构及接口;SDR SDRAM的结构框图 ;SDR SDRAM容量计算;;内存基本单元
所有的DRAM基本单位都是由一个晶体管和一个电容器组成 ;Memory Bank基本结构
;DDR SDRAM的结构框图 ;DDR SDRAM接口定义;四、SDRAM操作与时序;SDR SDRAM上电及初始化过程;SDR SDRAM上电及初始化过程;状态描述;SDR SDRAM典型读操作; 突发(Burst)是指在同一行中相邻的存储单元连续进行数据传输的方式,连续传输的存储单元数量就是突发长度。
只要指定起始列地址与突发长度,内存就会依次自动对后面相应数量的存储单元进行读/写操作而不再需要控制器连续地提供列地址。BL越长,对连续的大数据量传输??越有好处,但是对零散的数据,BL太长反而会造成总线周期的浪费。但对于DDR而言,由于采用了预取技术,突发长度不再指所连续寻址的存储单元数量,而是指连续的传输周期数。; 行有效至行预充电时间(Active to Precharge Delay) 。;SDR SDRAM典型写操作;SDR SDRAM DQM读操作;SDR SDRAM DQM写操作;DDR SDRAM典型读操作;差分时钟是DDR的一个必要设计,但/CK的作用,并不能理解为第二个触发时钟,而是起到触发时钟校准的作用。
由于数据是在CK的上下沿触发,造成传输周期缩短了一半,因此必须要保证传输周期的稳定以确保数据的正确传输,这就要求CK的上下沿间距要有精确的控制。但因为温度、电阻性能的改变等原因,CK上下沿间距可能发生变化,此时与其反相的/CK就起到纠正的作用,CK上升快下降慢,/CK则是上升慢下降快。 ;SDR的数据传输只与时钟上升沿同步,因此对于时钟的占空比变化不关心;而DDR采用上升沿与下降沿同步,如果仍然采用单路时钟信号的话,很难精确控制数据的传输时间,因此采用差分时钟信号,可以抑制噪声及其他因素影响,并提高时钟速率。 ;数据选取脉冲(DQS)是DDR中的重要功能,它主要用来在一个时钟周期内准确区分出每个传输周期,并便于接收方准确接收数据。它实质上是数据真正的同步信号。;DDR SDRAM典型写操作;五、内存的新特性与发展趋势; 所谓终结,就是让信号在电路的终端被吸收掉,从而不会在电路上形成反射,引起噪声,破坏信号完整性。在DDR时代,为了防止数据线终端反射信号,需要在主板上加大量的终结电阻,不仅增加了主板的制造成本,而且使PCB的布线变得复杂。
另一方面,不同的内存对终结电路的要求也不完全一样,终结电阻的大小决定了数据线的信号比和反射率,因此主板上的固定终结电阻并不能很好的匹配各种内存模组,还会在一定程度上影响信号品质。DDR2可以根据自己的特点内建合适的可调终结电阻,这样可以保证最佳的信号波形。
因此ODT至少为DDR2带来两个好处,一是去掉了主板上的终结电阻降低成本、同时PCB板的设计更加容易;二是终结电阻可以和内存的“特性”相符,使其处于
您可能关注的文档
最近下载
- 完整八年级物理综合实践活动课教案.docx
- 高考英语一轮复习知识清单(全国通用):专题20 语法填空介词100题(精练)解析版.docx VIP
- 110kV〜750kV架空输电线路施工及验收规范.docx VIP
- 2021-2022年国家开放大学电大法学《实用法律基础》课程考试打印版完美打印版 英语网考资料.doc
- 奥迪A6电路图之发动机BAT.pdf
- 2023年4月自考02207电气传动与可编程控制器PLC试题及答案含解析.pdf
- 医院普外科课件.pptx
- 游戏策划方案-数值策划笔试题.docx VIP
- 高考英语一轮复习知识清单:专题08 语法填空不定式100题(全国通用)解析版.docx VIP
- drillwork2005操作手册.ppt
文档评论(0)