VHDL基本语句讲解.ppt

VHDL基本语句;VHDL设计实体内的数据传递以及对端口界面外部数据的读写 都必须通过赋值语句的运行来实现。 功能是将一个值或表达式的运算结果传递给某一数据对象。;1、用于门闩控制的语句：; 作用：描述总线行为、编码器和译码器的结构;ARCHITECTURE example OF mux4 IS BEGIN PROCESS (sel) BEGIN CASE sel IS WHEN 0= q = d0 ; WHEN 1= q = d1 ; WHEN 2= q= d3 ; WHEN 3= q= d4 ; WHEN others = NULL; END CASE; END PROCESS; END example; ; SIGNAL value : INTEGER RANGE 0 TO 15 ; SIGNAL out1 : STD_LOGIC ; ……….. CASE VULUE IS END CASE ; …………. CASE value IS WHEN 0 = out1 =‘1’ ; WHEN 1 = out1 = ‘0’ ; END CASE ; ………………. CASE value IS WHEN 0 TO 10 = out1 = ‘1’ ; WHEN 5 TO 15 = out1 = ‘0’ ; END CASE ;; WAIT ——无限等待 WAIT ON ——敏感信号量变化 WAIT UNTIL 表达式 ——表达式成立时进程启动 WAIT FOR 表达式 —— 时间到，进程启动;§ WAIT语句;（3）WAIT UNTIL结构为条件等待语句，相对于（2）WAIT ON结构， 条件语句又多了一种重新启动进程的条件， 即被此语句挂起的进程需顺序满足下面两个条件进程才能脱离挂起状态。 a，在条件表达式中所含的信号发生了改变。 b，此信号改变后，且满足WAIT语句所设的条件。 两个条件缺一不可，而且必须按照以上顺序来完成。;LOOP语句;2、FOR LOOP语句： ;作用： LOOP语句执行中进行有条件的或无条件的转向控制.;格式： 三种 1, EXIT ; 2, EXIT LOOP 标号; 3, EXIT [标号] [WHEN 条件]；;子程序调用语句;例: ……………. ARCHITECTURE exmp OF sort IS BEGIN PROCESS (in_array) PROCEDURE swap(data : INOUT data_array; --swap的形参名为 low,high : IN INTEGER ) IS data,low,high VARIABLE temp : data_element; BEGIN --描述本过程的功能 IF (data (low) data(high) THEN --检测数据 temp:= data(low); data(low) := data(high); data(high) := temp END IF ; END swap; --过程swap定义结束 VARIABLE my_array : data_array;