chap4总线技术与总线标准解答.ppt

微处理器系统结构与嵌入式系统设计;第四章 总线技术与总线标准;第四章习题;第 四 章 结 束;计算机互联结构-总线;总线要素;;无线电频段;;*;总线协议设计要素;总线分类;④外部总线、 (系统)外总线 如并口、串口;*;SoC的片上总线;ARM的AMBA: Advanced Microcontroller Bus Architecture;AMBA2.0总线结构图;IBM的CoreConnect总线;IBM的CoreConnect总线结构框图;Silicore的Wishbone总线;Altera的Avalon总线;Avalon的交换式总线结构;控制器2 （DMA控制器）;Avalon总线;传统芯片总线（三总线）;现代芯片总线结构;总线的性能指标 ;1. CPU的前端总线(FSB)频率为400MHz或800MHz，总线周期数为1/4(即1个时钟周期传送4次数据)，位宽64bit，则FSB带宽为多少？ 400×(64/8) / (1/4)=12.8GB/s 或800×(64/8) / (1/4)=25.6GB/s 2. PCI总线频率为33.3MHz，位宽32/64 bit，总线周期数为1，则PCI总线带宽为多少？ 33.3×(32/8) ×1=133MB/s 或33.3×(64/8) ×1= 266MB/s;总线带宽的提高;总线带宽的充分利用;常见的几种总线组织形式;几种总线组织形式的比较;总线仲裁;特点：各主控模块共用请求信号线BR和忙信号线BB， 其优先级别由其在链式允许信号线上的位置决定； 优点：具有较好的灵活性和可扩充性； 缺点：主控模块数目较多时，总线请求响应速度较慢；;特点：各主控模块有独立的请求信号线BR和允许信号 线BG，其优先级别由总线仲裁器内部模块判定； 优点：总线请求响应的速度快； 缺点：扩充性较差；;串并行二维仲裁;总线操作与时序;总线主控制器的作用;同步并行总线时序;异步并行总线时序;*;AMBA总线特性;ARM处理器核;AHB总线架构;AHB总线的主/从接口信号 ;AHB总线的仲裁器接口信号;AHB总线的基本传输周期 ;;APB总线的主/从接口信号 ; APB总线的基本传输周期 ;;多层次PCI总线架构;*;PCI总线信号;PCI总线命令表;PCI总线突发读时序;串行总线;串行数据的传输方向; 串行数据在基波传送方式下（指信号按原样传输），通常只能传输几十米至几百米，并且传输速率越大，传输距离越短。 为提高串行数据的传输速率和传送距离，我们通常采用载波传送（利用调制解调技术将信号加在高频载波上再进行传输）。 如：可将数字信号利用MODEM调制到300 ~ 3300Hz频段以利用公用电???线进行传输。 常用的调制解调方法包括频移键控FSK、幅移键控ASK、相移键控PSK等方式。;串行数据的传输速率;串行数据的差错控制;同步串行通信;同步串行通信的数据格式可能有以下几种。但都必须首先确定传送的起始位置（用同步字符或同步标志或采用硬件同步信号），然后传送准备好的信息数据，最后发送校验字符。;;T;异步串行通信传送的数据格式可如下定义：首先传送1位起始位，再从最低位（b0）开始传送7位信息位，然后是1位奇偶校验位，最后是1位（或1.5位、2位）停止位。 如采用偶校验、一 位停止位时传送数据 53H时的波形 可能的错误类型：奇偶校验错，帧格式错，溢出错; 同步通信中除数据外还必须传送时钟，系统较复杂 同步通信中附加的信息量少，传送效率较高； （同步通信中每个数据块会增加一些冗余信息， 而异步通信中每个字符都会有一些附加信息位。） 同步通信每次传送一个数据块，块中各字符间不允许有间隔（如遇上有字符未准备好的情况应填入同步字符）；而异步通信每次传送一个字符，字符间间隔任意； 因此，同步串行通信适合较快地传送大批数据的场合，一般用于网络通信中；而异步串行通信适合较慢地传送间断性的数据，一般用于点对点通信中。;串行数据的格式及含义;常用串行总线比较;EIA RS-232类总线标准;RS-232C标准规定的连接器及电缆;RS-232C标准规定的信号电平特性;RS-232C标准规定的信号内容;RS-422/423、485标准;USB总线;USB系统硬件构成;USB系统软件构成;USB的包格式;SPI:Serial Peripherals Interface;SPI的分布移位寄存器;SPI多主网络结构;现场总线;CAN：Controller Area Network