2016-4(第四章)淀积选编.ppt

LPCVD为反应速度限制，对比APCVD为质量传输限制，质量传输限制关心的是如何将反应气体输运至硅片表面，因此硅片需要水平放置，而反应速度限制需要考虑的如何提高表面反应速度，因此硅片如何放置无关紧要，所以硅片可以垂直放置。 * 由此可见，可使用APCVD淀积层间介质（温度低），可使用LPCVD淀积浅槽隔离介质（质量好） LFC：liquid flow controller 似乎此页可删除 自对准：栅的边缘位置与源漏的边缘位置自动对准。 * SMIC’s 28nm technology is a mainstream industry technology and consists of both conventional PolySiON (PS) and gate-last high-k dielectrics metal gate (HKMG) processes. * 铝熔点660摄氏度.LPCVD淀积温度一般较高,在700~800摄氏度,因此不能用其在铝上淀积薄膜,而使用PECVD就很合适.APCVD 100nm/min;LPCVD 20nm/min; PECVD 60nm/min. * PECVD产量？ 因此使用TEOS有更好的台阶覆盖能力和间隙填充能力 * * 空气具有最小介电常数，为1。 * 空气具有最小介电常数，为1。 * 1). 影响台阶覆盖因素——前驱物的表面接触角度 前驱物易在A 270o 处淀积，形成悬出，导致薄膜淀积空洞 4.3 化学气相淀积工艺 控制表面接触角度的方法： 4.3 化学气相淀积工艺 气压 锥形结构 淀积/刻蚀/淀积 4.3 化学气相淀积工艺 2). 影响台阶覆盖因素——吸附的前驱物的表面迁移率 前驱物的表面迁移率由表面吸附类型决定： 化学吸附 薄膜表面原子与前驱物分子形成化学键，键能较高，前驱物具有低的表面迁移率。 物理吸附 薄膜表面原子与前驱物分子形成弱键（氢键、范德华力），前驱物具有高的表面迁移率。 4.3 化学气相淀积工艺 例：不同前驱物的吸附 硅烷 前驱物（SiH3、SiH2、SiH基团）易与薄膜表面原子形成化学键，导致低的表面迁移率。 TEOS 前驱物易与薄膜表面原子形成氢键，物理吸附，具有高的表面迁移率。 因此使用TEOS作为反应气源可以获得更好的台阶覆盖能力和间隙填充能力 4.3 化学气相淀积工艺 4.4 介质及其性能 介质在集成电路中具有十分重要的应用，主要体现在两个方面： 一、介电常数 二、器件隔离 4.4 介质及其性能 一、介电常数：是指材料在电场影响下存储电势能的有效性,是代表隔离材料作为电容的能力,使用k代表介电常数。 1. 低k材料的应用 互连延迟：IC的集成度不断提高，互连线宽度减小，使得传输信号导线电阻（R）增大，并且导线间距也缩小使导线间的寄生电容（C）增加，这使得RC信号延迟增加，从而降低了芯片速度，减弱了芯片性能。 降低RC延迟的工艺方法：1)增加金属互连线电导率; 2)降低层间介质介电常数，即使用低k层间介质。 4.4 介质及其性能 2. 高k材料的应用 1）DRAM存储器：提高存储密度（Ta2O5, k=20~30; BST, k值约为几百.） 2）栅氧化层：避免隧穿效应（0.18um, tox=2nm; 90nm, tox=1nm.） 二、器件隔离：在IC制造中的器件隔离技术为硅片上的器件提供了电学隔离。其隔离原理是减小或消除在MOS平面制造中的寄生场效应晶体管。 隔离技术： 1. 局部氧化（LOCOS）： ≥ 0.35μm器件 2. 浅槽隔离（STI）：≤0.25μm器件（优点：隔离面积 小、抗闩锁能力强） 4.4 介质及其性能 4.5 外 延 1. 外延：在单晶衬底上生长一薄层与衬底晶格结构、晶向完全相同的单晶的工艺过程。包括气相外延（VPE）、金属有机物CVD（MOCVD）、分子束外延（MBE）。 1)硅气相外延：是利用硅的气态化合物（例如通常是SiCl4、SiH2Cl2 ）和H2在真空腔中加热反应淀积在单晶衬底上。 2)金属有机物CVD：用来淀积化合物半导体外延层，如GaAs；也可用来淀积金属，如W、Mo 和 TiN。 3)分子束外延：用来淀积GaAs或Si，具有原子级分辨率。