光电耦可逆计数器原理.doc

光电耦可逆计数器 光耦可逆计数器可以用来对不同运行方向的物件进行自动加减 计数，可用于在生产线上对生产物件进行自动计数。 光耦可逆计数器主要有四部分组成：采集信息部分——由光耦器件组成该部分；波形转换部分——由与非门和D触发器构成；计数部分——由74192、7448以及数码管组成该部分电路;报警电路部分——由74LS160和NE555组成该部分电路。其主要的工作原理为先用光耦器件负责采集信息，根据是否有物体通过，从而输出高低电平。再把输出的高低电平作为脉冲信号接入到波形转换电路中，最后将波形转换电路输出的相应的信号接入到计数部分。其中报警电路的大部分是独立于主电路的，具有独立的电路。 1、采集信息电路设计： 电路中的光耦器件为反射式光耦器件，红外发光HYPERLINK /product/file284.html二极管和光敏HYPERLINK /product/file636.html三极管里35o 夹角封装为一体，其交点在距光HYPERLINK /product/searchfile/631.html耦合器5mm处。工作时，红外发光二极管发出的红外光若被前方的物件遮挡，则红外光反射回来并被HYPERLINK /product/file521.html光敏三极管所接收使光敏三极管导通，使其输出高电平；若光耦器件前方没有物件，则光敏三极管处于截止状态，使其输出低电平。如果不断有物件以一个相同的速度依次经过光耦器件，那么光耦器件就会依次输出高低电平，形成一个脉冲波形。形成的这个脉冲波形就可用于对计数器进行计数。在电路的设计中，用了两个光耦器件，当物体从不同方向依次通过这两个光耦器件时，这两个光耦器件输出的高低电平是存在一个时间差的，而这个时间差的大小在波形转换电路中是很重要的，这决定了74LS192能否正常的计数。 2、波形转换电路： 在波形转换部分，由于光耦器件能够产生一脉冲波形，但是如果把这两个信号波各自加入到可逆计数器74LS192的两个脉冲时钟端，则会使得计数混乱。故需要通过一部分电路来实现当正向运动计数器时，使得74LS192的加法计数时钟端有脉冲输入，而减法输入时钟端始终为高电平，使得74LS192进行加法计数。同样在进行反向运动计数时，使得加法时钟输入端保持高电平，减法时钟输入端有脉冲输入即可。在设计原理中，用一个D触发器和两个与非门实现。由于边沿D触发器的输出状态取决于时钟上升沿时的输入端状态。 在进行运动物体加法计数器时，只要保证每次在时钟的上升沿时D输入端均为高电平，既可以实现Q端输出一直保持高电平，在用Q端和D端进行与非，即可得到一个脉冲波形，把这个脉冲信号作为加法时钟输入信号。而Q’端则一直输出为低电平，再和CLK端信号进行与非，从而一直输出为高电平，该信号作为减法时钟输入信号。从而实现加法计数。 在进行运动物体减法法计数器时，只要保证每次在时钟的上升沿时D输入端均为低电平，既可以实现Q端输出一直保持低电平，在用Q端和D端进行与非，从而一直输出为高电平，该信号作为加法时钟输入信号。而Q’端则一直输出为高电平，再和CLK端信号进行与非，即可得到一个脉冲波形，把这个脉冲信号作为减法时钟输入信号。从而实现减法计数。 74LS175为四上升沿D触发器，有四个D输入端，一个公共的清零端。当清除端（CR）为低电平时，输出端Q为低电平。在时钟（CP）上升沿作用下，Q与数据端（D）相一致。当CP为高电平或低电平时，D对Q没有影响。CP 时钟输入端（上升沿有效），CR 清除端（低电平有效） 3、计数和显示电路设计： 在计数和显示部分用74LS192、74LS48以及数码管来实现。74LS192因为本身就是一个可逆计数器，故有两个时钟输入端，那么也就相应的有两个输出端，一个是加法进位输出端，一个是减法借位输出端。在进位的时候是输出低电平，在借位的时候也是输出低电平，这和一般的计数器进为输出高电平有点不同。在进行级联是把个位的加法进位输出端接入至十位的加法时钟输入端，把减法借位端接至十位的减法时钟输入端。74LS192在做加法计数是，加法时钟输入端输入脉冲，减法时钟输入端保持高电平。做减法计数器时，减法时钟输入端输入脉冲，加法时钟输入端保持高电平。74LS48用于编码，七段数码管用于显示计数的数字。 74LS192 为可预置的十进制同步加/减计数器，74LS192 的清除端是异步的。当清除端（MR）为高电平时，不管时钟端（CPD、CPU）状态如何，即可完成清除功能。192的预置是异步的。当置入控制端为低电平时，不管时钟CP的状态如何，输出端（Q0～Q3）即可预置成与