keystoneidsp[c665x和c6678]dsp概述.ppt

KeyStone I DSP[C665x 与 C6678] 视频教程 王 斌 广州创龙电子科技有限公司 演示环境 相关产品 开发套件 TL665x-EasyEVM + SOM-TL665x[DSP C6655/57] TL6678-EasyEVM + SOM-TL6678[DSP C6678] 仿真器 TL-XDS560v2 开发环境 CCSv5[5.5] CCSv6[6.2] FPGA 板卡 TL-A7HSAD[Xilinx Artix 7] TL-K7FMC[Xilinx Kintex 7] DSP + FPGA 板卡 核心板 SOM-TL665xF[DSP C6655/57 + Xilinx Artix 7] 开发板 TL665xF-EasyEVM C66x DSP CPU 概述 集成 C66x DSP CPU 嵌入式处理器简介 KeyStone 架构概述 KeyStone I 与 KeyStone II 架构 KeyStone I DSP 概述 资料来源于 TI 文档 C6000 DSP 指令兼容性 资料来源于 TI 文档 C6000 DSP CPU 核心 [定点]C64x+ / [定点/浮点]C674x [定点/浮点]C66x DSP CPU 核心原始性能 资料来源于 TI 文档 DSP CPU 核心原始性能 C66x DSP CPU 核心改进 SIMD ADDDP - 两个双精度浮点数想加 - 功能单元 .L1 .L2 .S1 .S2 DADD2 - 四路 SIMD 加法，两组四个 16 位整数加法 - 功能单元 .L1 .L2 .S1 .S2 FMPYDP - 快速双精度浮点乘法 - 功能单元 .M1.M2 QMPY32 - 四路 SIMD 乘法，两组四个 32 位整数乘法 - 功能单元 .M1 .M2 复数指令 CMATMPY - 2x1 复数向量与 2x2 复数矩阵相乘 - 功能单元 .M1 .M2 资料来源于 TI 文档 C6000 DSP 指令兼容性 资料来源于 TI 文档 C6000 DSP CPU 架构 [定点/浮点]C674x [定点/浮点]C66x C66x Cache / Memory 架构 缓存 描述 替换策略 可缓存性 访问时间 大小 Cache Line L1 Program 程序 直接映射（Direct Mapped） 读分配（Read Allocate） 总是缓存 1 Cycle 4K / 8K / 16K / 32K 字节 32 字节 L1 Data 数据 2 路组相关（Set Associative） 读分配（Read Allocate） 回写（Write Back） 最近最少使用（Least Recently Used (LRU)） 可配置 1 Cycle 4K / 8K / 16K / 32K 字节 64 字节 L2 程序及数据 4 路组相关（Set Associative） 读写分配（Read Write Allocate） 回写（Write Back） 最近最少使用（Least Recently Used (LRU)） 可配置 32K / 64K / 128K / 256K / 512K / 1024K[仅 C665x] 字节 128 字节 C66x L1 Program 缓存 / 内存 C66x L1 Data 缓存 / 内存 C66x L2 缓存 / 内存 资料来源于 TI 文档 内存映射 [定点/浮点]C6748 [定点/浮点]C6657 DSP 本地内存映射 DSP 本地内存映射 SOC 全局内存映射 SOC 全局内存映射 资料来源于 TI 文档 内存映射 DM8148 AM5728 DSP 本地内存映射 DSP 本地内存映射 L3 内存映射 L3 内存映射 集成 C66x DSP CPU 嵌入式处理器 嵌入式处理器 产品线 架构 主要核心 TMS320C6678/74/72/71/70 C6000 DSP KeyStone I 8/4/2/1/4 C66x 1.25GHz TMS320C6657/55/54/52 2/1/1/1 C66x 1.25GHz 66AK2H14/12/06 C6000 DSP + ARM KeyStone II 8/8/4 C66x 1.2GHz 4/4/2 ARM Cortex A15 1.4GHz 66AK2L06 4 C66x 1.2GHz 2 ARM Cortex A15 1.2GHz 66AK2E05/02 1/1 C66x 1.4GHz 4/1 ARM Cortex A15 1.4GHz 66AK2G02 1 C66x 600MHz 1 ARM Cortex A15 60