数电第3章资料.ppt

3 逻辑门电路;1. 掌握与、或、与非、或非、异或、同或门的逻辑功能； 2. 掌握三态门、OD门、OC门和传输门的逻辑功能和应用； 3. 掌握CMOS、TTL逻辑门电路的输入与输出电路结构，输入端高低电平判断。 4. 掌握逻辑门的主要参数及在应用中的接口问题； 5. 了解半导体器件的开关特性以及逻辑门内部电路结构。;1、网络有哪些信誉好的足球投注网站学习芯片命名方法，如74LS00，74HC00，74HCT86的含义 2、21ic网站下载芯片数据手册，如74LS86，74HC04，74LS00/74HC00等芯片资料，给出逻辑引脚和物理引脚对应图，及真值表，典型特性参数 ;3.1 MOS逻辑门;3.1.1 数字集成电路简介;3.1.2 逻辑门电路的一般特性;3.1.2 逻辑门电路的一般特性;3.1.2 逻辑门电路的一般特性;3.1.2 逻辑门电路的一般特性;3.1.2 逻辑门电路的一般特性;3.1.2 逻辑门电路的一般特性;1、网络有哪些信誉好的足球投注网站学习芯片命名方法，如74LS00，74HC04的含义 2、21ic网站下载芯片???据手册，如74LS86，74HC04，74LS00等芯片资料，给出逻辑引脚和物理引脚对应图，及真值表，典型特性参数 ;;3.1.3 MOS开关及其等效电路;3.1.3 MOS开关及其等效电路;1. 工作原理 CMOS反相器电路如图。;2. 电压传输特性和电流传输特性;2. 电压传输特性和电流传输特性;3. CMOS反相器的工作速度;A B;或非门;3.1.5 CMOS 逻辑门;3.1.5 CMOS 逻辑门;3.1.5 CMOS 逻辑门;3.1.6 CMOS漏极开路门和三态输出门电路;3.1.6 CMOS漏极开路门和三态输出门电路;L=1时，通过RP对CL充电；时间常数RPCL。 L=0时， CL通过导通管对电容放电； RP的值愈小，负载电容的充电时间常数亦愈小，开关速度愈快；但功耗大，且可能使灌电流超过允许的最大值IOL(max）。 RP的值愈大，可保证灌电流不超过允许的最大值IOL(max）、功耗小；但负载电容的充电时间常数亦愈大，开关速度因而愈慢。 由于RP比导通管电阻大，故OD门速度较低。;3.1.6 CMOS漏极开路门和三态输出门电路;3.1.6 CMOS漏极开路门和三态输出门电路;3.1.6 CMOS漏极开路门和三态输出门电路;3.1.6 CMOS漏极开路门和三态输出门电路;;1. CMOS传输门;;3.1.7 CMOS传输门(双向模拟开关) ;3.2 TTL逻辑门;3.2.1 BJT的开关特性;3.2.2基本BJT反相器的动态性能;T3、D、T4和Rc4构成推拉式输出级。用于提高开关速度和带负载能力;3.2.3 TTL反相器的基本电路;3.2.3 TTL反相器的基本电路;3.2.3 TTL反相器的基本电路;3. TTL反相器的传输特性 ①. AB段， vI 0.4V，UB11.1V T2和T3截止，T4饱和；输出高电平； ②. BC段， 0.4V vI 1.3V， 1.1V UB12.0V T2工作在放大区， T3仍截止， vO 随vI增大而减小； ③. CD段， 当vI 进一步增大，vO 迅速下降， ④. DE段，T2和T3饱和，T4截止；输出低电平；;;3.2.4 TTL逻辑门电路;;;逻辑门电路结构归纳;1. 输入电路结构 (1). CMOS门电路输入结构 CMOS门电路都加了反相器作为输入缓冲电路。 CMOS门电路输入端是MOS管道栅极，栅极与沟道之间的SiO2层是绝缘的，所以输入是高阻，输入电流极小，功耗低； 由于输入阻抗高，容易受干扰，所以不允许其输入端悬空。 输入高低电平判断： vI 使TN导通，TP截止，是高电平； vI 使TN截止，TP导通，是低电平；;1. 输入电路结构 (2). TTL门电路输入结构 当输入低电平时，有电流流出； 当输入高电平时，T1处于倒置放大状态， 有电流流入； 输入高低电平判断： vI使UB1足够小，则vI为低电平， 这时，T4?、T3 ?，vO ≈3.6V； vI不能使UB1 2.1V，则vI为高电平， 这时， T4 ?、T3 ? ，vO ≈0.2V。 所以，悬空为高电平； 输入端通过电阻接地，由阻值确定高低电平。;3.5 逻辑描述中的几个问题;3.5.1 正负逻辑问题;3.5.2 门电路的等效符号及其应用;3.5.2 门电路的等效符号及其应用;3.5.2 门电路的等效符号及其应用;当 ，G2门两个输入均有效，输出有效，EN有效。;3.5.2 门电路的等效符号及其应用;3.6 门电路使用中的几个实际问题;3.6 门电路使用中的几个实际问题;3.6