硅平面NPN三极管设计与制作硅平面NPN三极管设计与制作.doc

硅平面NPN三极管设计与管芯制作 四川大学 物理学院 微电子学 谭迁宁（第二组） 摘要：本实验报告立足于微电子实验室的现有条件，根据实验要求的放大倍数与击穿电压设计出其他的工艺参数与各区的参数。然后在实验室里用抛光好的硅片经过氧化、扩散、光刻以及其他步骤制作出能够用晶体管特性仪测试的NPN管，然后利用特性仪测试各参数并理解工艺条件对三极管各个参数的影响。 关键词：NPN三极管 放大倍数 击穿电压 方块电阻 一、引言 电子工业在过去40年间迅速增长，这一增长一直为微电子学革命所驱动。从20世纪40年代晶体管发明开始，半导体器件工艺技术的发展经历了三个主要阶段：1950第一次生产出了实用化的合金结三极管；1955年扩散技术的采用是半导体器件制造技术的重大发展，为制造高频器件开辟了新途径；1960年由扩散、氧化、光刻组成的平???工艺的出现是半导体器件制造技术的重大变革，大幅度地提高了器件的频率、功率特性，极大地改善了器件的稳定性和可靠性。在这期间每项变革对人们的生产、生活方式产生了重大的影响。也正是由于微电子技术领域的不断创新，才能使微电子能够以每三年集成度翻两番、特征尺寸缩小倍的速度持续发展几十年。 在过去的几十年里，双极型晶体管做为微电子产业的基石有着无以伦比的作用。虽然近年来，随着金属-氧化物-半导体都场效应晶体管（MOSFET）技太迅速发展，双极型晶体管的突出地位受到了严重挑战。但它在模拟电路领域仍然有着广泛的应用，发挥着不可取代的作用。在这样的大环境下，了解晶体管的功能、工艺流程及工艺参数是十分必要的，这就是本实验的目的。 二、NPN三极管设计 根据实验的要求，本实验设计目标为放大倍数55；击穿电压60V；样品三极管的纵向和横向结构如下： n+ n p E B C 图1：晶体管结构示意图 器件制备工艺流程： 工艺参数的设计过程： 一)晶体管参数设计 在实验室里，硅片的衬底电阻率为3-6·CM，查表一得所对应的Nc=厘米－3。 设B、E区都为均匀掺杂。设： =厘米－3，= 厘米－3，=1.3um. 采用浅基区近似,则 可写为： 其中： =340/130=2.6(由表一查得)， ==0.19（由图二查得） 代入各数据求得, β=55时,WB =1.12um. 故设计的NPN型晶体管的各数据为: = 厘米－3，=厘米－3，=1..25um, Wb =1.12um。（在与设计报告中由于对的取值有偏差，严重偏小，故设计出来的Wb偏小，在实验室根本不能实现。） 二）晶体管制工艺参数设计 在半导体晶圆中应用扩散工艺形成结需要两步。第一步称为预沉积，第二步称为再分布或推进氧化，两步都是在水平或者垂直的炉管中进行的. 在预沉积的过程中，要受到以下几个因素的制约： = 1 \* GB2 ⑴。杂质的扩散率； = 2 \* GB2 ⑵杂志在晶圆材料中的最大固溶度。扩散工艺及时间、温度确定和步骤如下： 衬底氧化 采用干氧——湿氧——干氧的步骤进行氧化 温度T=1100 ℃ 干氧10min，由《半导体手册》图七查得生成0.5氧化层 。 湿氧30min，确定干氧1100℃生成0.5氧化层所需时间t=1.1min后就可以确定湿氧总时间为30min+1.1min，由图OX-2查得tox=0.4。 干氧10min：确定1100℃干氧生长0.4厚度氧化层需900min，910min所对应的几乎没有变化。 所以最终生成7000埃氧化层 基区扩散 下图5为常见杂质在硅中的扩散率，图6为常见杂质在硅中的固溶度，将在下面的计算中用到。 图5： 常见杂质在硅中的扩散率 图6： 常见杂质在硅中的固溶度 硼预沉积 设温度T=955℃，采用高斯分布模型 查表得Cs=，=0.085 解得t=0.2h。此时的D=0.037*exp(-3.46/kt),则(Dt)1/2=0.17um硼的预沉积要求硼的浓度为1018厘米－3 方块电阻值的参考值为45－60欧姆/□,此时结深为1um。 硼推进扩散（在氧气气氛中） T=1100℃ =2.37um =0.27 近似认为为 求得t=50min 在此过程中同时产生了氧化层。 c) 发射区磷扩散 T=950℃，采用余误差分布模型 只采用一步预沉积扩散 =0.2 = 求得t=15min，=1.25um。 三、晶体管制作过程 实验室提供了8块硅片，其中5块正片，3块陪片。实验分为两组：其中一组使用实验室所提供是实验参数和条件，采用2块正片2块陪片；另一组使用