第1章 IC设计的基本知识第1章 IC设计的基本知识.doc

PAGE  PAGE 9 第一章 IC设计的基本知识 集成电路设计方法大致可分为定制（Custom）、半定制（Semi-custom）、可编程逻辑器件（PLD）等设计方法，如图1.1所示。定制设计方法又可分为全定制（Full-Custom）设计和基于包（Cell-Based）的设计方法二类。本课程讲授集成电路定制设计方法。半定制和可编程逻辑器件安排在其它课程中。 图1.1 ASIC设计方法分类 1.1 集成电路设计流程 全定制（Full-Custom）设计和基于包（Cell-Based）的设计方法使用不同的设计流程，所使用的设计工具也会有所不同。 1.1.1全定制设计流程 全定制（full custom）集成电路设计方法，是按规定的功能与性能要求，对电路的结构布局与布线进行最优化设计，实现最小面积，最佳布线布局、最优功耗速度积，以求获得尽可能最优的设计。全定制（full custom）集成电路设计方法通常用于高性能的设计场合：规模较小性??要求较高的中小规模专用集成电路；大批量高性能集成电路，例如CPU与内存；需要最佳优化设计的标准单元库等等。图1.2是全定制设计流程，大致的步骤如下： 1）电路图绘制：根据芯片的功能要求与性能指标，选择合适的集成电路工艺库，使用电路图编辑工具绘制电路图。 2）前仿真：利用HSPICE对电路图进行仿真（版图前仿真），并进行性能优化。 3）绘制版图：根据Foundry（代工厂）提供的版图设计规则，利用版图编辑工具绘制芯片版图。 4）版图验证：包括几个主要步骤：设计规则检查DRC（Design Rule Check），版图与电路对照验证LVS（Layout Versus Schematic）, 版图寄生参数抽取LPE（Layout Parasite Extract）等。为了保证设计的版图能被正确制造出来，流片厂家会根据工艺定义很多设计规则，DRC就是对版图进行全面的设计规则检查。LVS的任务是证明版图实现的功能与电路网表描述的完全一致。按版图流片的实际芯片，会引入很多寄生参数，例如引线和MOS管的寄生电阻与电容，各种寄生晶体管等，LPE的任务就是对版图进行寄生参数抽取，获得包括寄生参数的电路网表。 5）版图后仿真：寄生参数在前仿真时没有计入，因此有必要对版图进行包括寄生参数的电路网表进行版图后仿真。经过验证后，导出GDSII数据交Foundry（代工厂）进行流片。 图 1.2 全定制设计流程 1.1.2 Cell-based的设计流程 对于产品周期短，电路规模较大的专用集成电路设计，通常采用Cell-based的集成电路设计方法。图1.3是Cell-based的集成电路设计流程，大致的步骤如下： 1）HDL设计描述和功能仿真：根据芯片的功能要求，将芯片划分为若干功能模块，使用VHDL或Verilog等硬件描述语言实现各模块的设计，并对HDL设计进行功能验证。 2）逻辑综合：根据芯片的功能要求与性能指标，选择合适的集成电路工艺库，使用逻辑综合工具对HDL设计进行综合，得到包含所用工艺延时等信息的门级网表。 图 1.3 Cell-based的设计流程 3）综合后仿真：功能仿真没有考虑实际电路的延迟，综合后仿真（门级仿真）的主要工作是确认经综合后的电路是否符合要求，此阶段仿真将计入门电路的延迟。 4）自动布局布线：自动布局布线是使用EDA工具把综合后的门级网表转换成芯片的版图。布局是将设计好的功能模块合理地安排在芯片上，规划好它们的位置。布线则指完成各模块之间互连的连线。在自动布局布线阶段，使用经过验证的标准单元库，会大大提高布局布线的速度并提高芯片的性能。 5）版图验证：这一步类似于全定制设计方法，包括：设计规则检查DRC（Design Rule Check），版图与电路对照验证LVS（Layout Versus Schematic）, 版图寄生参数抽取LPE（Layout Parasite Extract）等。 6）版图后仿真：这一步类似于全定制设计方法，即对版图进行包括寄生参数的电路网表进行版图后仿真。经过验证后，导出GDSII数据交Foundry（代工厂）进行流片。 1.2 集成电路设计工具简介 图1.2和图1.3是一个定制IC设计的典型流程。各设计工具的作用已在流程中标示。IC设计工具众多，目前主流的IC设计工具由三大公司开发。 1.2.1 Cadence公司 Cadence涵盖了电子设计的整个流程，包括系统级设计，功能验证，IC综合及布局布线，模拟、混合信号及射频IC设计，全定制集成电路设计，IC物理验证，PCB设计和硬件仿真建模等。 1、IC5141 USR3 功能介绍 IC5141是Cadence公司开发的用于全定制集成电路设计的主要工具平台。目前它在全定制