简单两路抢答器(EDA).doc

  1. 1、本文档共10页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
简单两路抢答器(EDA)简单两路抢答器(EDA)

电子专业 课程设计说明书 ? ? ? ? ? 课题名称: 简单两路抢答器 姓名及学号: 专业班级: 成 绩: 指导教师: 课题工作时间: 2013年 11月1日—11月20日 黄山学院教务处制 一、课程设计的任务基本要求: 该课程设计的主要内容: 设计两路抢答器,具有判定首先触发电路的功能。 要求:1.选题方向正确,具有科学性、实用性和可行性。 2.研究方案合理、技术路线、课题计划安排得当。 3.实现技术的技术方案。 4.完成模块的设计工作(软硬件)。 指导教师签字: 教研室主任签字: ? 年 月 日 年 月 日 ?二、进度安排: 2013年11月1日-2013年11月3日 设计方案确定与资料查阅 2013年11月4日-2012??11月10日 结构设计与制作 2013年11月11日-2013年11月18日 系统联合调试与系统完善 三、收集资料及主要参考文献 [1] 徐志军,徐光辉.CPLD/FPGA的开发和应用的研究[J].北京:北京理工大学学报, 2010,6(33):35-28. [2] 候伯亨.基于Max+PlusII的FPGA设计[J].电子技术期刊,2009,3(23):54-96. [3] 阎 石.基于EDA技术设计方法的概述[J].上海:上海交通大学学报,2010,9(54):32-78. [4] 王金明,杨吉斌.数字系统设计与VHDL综述[J] .单片机与嵌入式系统应用期刊, 2010,14(11):21-27. [5] 朱正伟.Max+PlusII设计方法详述[J].安徽:合肥工业大学学报,2009,6(52):16-30. [6] 将景旗,刁岚松.硬件描述语言VHDL设计应用实例[J].北京:西安交通大学学报, 2008,3(45):50-60.  ?六、成绩评定: 指导教师评语: ? ? ? ? ? 指导教师签字:??????? 2013 年?? 月?? 日 项目评价项目评价文献综述?工作量、工作态度?实践能力?分析、解决问题能力?质量?创新?得分? ? 七、答辩记录? ?????????????????? ? ? ? 八、答辩意见及答辩成绩 ? ? ?答辩小组教师(签字):??????????????? 2013 年?? 月?? 日 总评成绩: (教师评分×75%+答辩成绩×25%) 目 录 1、引言……………………………………………………………………………1 2、系统分析及设计方案…………………………………………………………1 3、仿真分析与验证………………………………………………………………1 4、总结……………………………………………………………………………3 5、参考资料………………………………………………………………………3 1、引言: 数字系统中,对于优先级别的判定有很多种方法,此次设计只是利用一个简单的电路,加上简单的编程,从而完成设计。利用门控电路的时序性以及优先级别性,在两路输入中判定出有效的先触发者。从而不会造成无法判定两路都触发的无效事件。 系统分析及设计方案: 图1 抢答器原理图 鉴别模块jb图1所示,输入信号rst和sta,a,b,.sta为可以开始抢答信号。A,B,为各组抢答信号。Rst为复位信号。Start:当主持人告知可以抢答时,该灯亮即按下sta键,A1,B1,为对应组的指示灯。 仿真分析与验证: 3.1 程序 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY jb IS--定义逻辑端口 PORT(STA: IN STD_LOGIC; RST: IN STD_LOGIC; A,B: IN STD_LOGIC;--输入端口 A1,B1: OUT STD_LOGIC;--输出端口 STATES: OUT STD_LOGIC_VECTOR(3 DOWNTO 0); START: OUT STD_LOGIC); END ENTITY jb; ARCHITECTURE ART OF jb IS--定义信号 CONSTANT W1: ST

文档评论(0)

ganqludp + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档