寄存器247讲解.pptx

(保持功能) (置“0”功能) (置“1”功能) (计数功能) C下降沿触发翻转 例：JK 触发器工作波形 上升沿触 发翻转 C上升沿前接收信号，上升沿时触发器翻转，（ 其Q的状态与D状态一致；但Q的状态总比D的状态变化晚一步，即Qn+1 =Dn；上升沿后输入 D不再起作用，触发器状态保持。 即(不会空翻) 例：D 触发器工作波形图 12.1.4 触发器逻辑功能的转换 将JK触发器转换为 D 触发器 仍为下降沿 触发翻转 12.2 寄存器 寄存器是中央处理器内的组成部分。寄存器是有限存贮容量的高速存贮部件，它们可用来暂存指令、数据和地址。在中央处理器的控制部件中，包含的寄存器有指令寄存器(IR)和程序计数器(PC)。在中央处理器的算术及逻辑部件中，存器有累加器(ACC)。 寄存器是数字系统常用的逻辑部件，它用来存放数码或指令等。它由触发器和门电路组成。一个触发器只能存放一位二进制数，存放 n 位二进制时，要 n个触发器。 12.2.1 数码寄存器 仅有寄存数码的功能。 清零 寄存指令 通常由D触发器或R-S触发器组成 并行输入方式 寄存数码 触发器状态不变 清零 寄存指令 并行输出方式 Q Q Q Q 状态保持不变 12.2.2 移位寄存器 不仅能寄存数码，还有移位的功能。 所谓移位，就是每来一个移位脉冲，寄存器中所寄存的数据就向左或向右顺序移动一位。 寄存数码 1.单向移位寄存器 D 1011 1 Q 1011 1 0 1 1 J K F3 数据依次向左移动，称左移寄存器，输入方式为串行输入。 Q Q Q 再输入四个移位脉冲，1011由高位至低位依次从Q3端输出。 串行输出方式 左移寄存器波形图 1 1 1 1 1 1 0 待存数据 1011存入寄存器 从Q3取出 四位左移移位寄存器状态表 1 2 3 1 0 1 并 行 输 出 再继续输入四个移位脉冲,从 Q3端串行输出1011数码 右移移位寄存器 串行输出 2.并行、串行输入/串行输出寄存器 寄存器分类 并行输入/并行输出 串行输入/并行输出 并行输入/串行输出 串行输入/串行输出 3. 双向移位寄存器： 既能左移也能右移。 . RD C S 左移输入 待输数据由 低位至高 位依次输入 待输数据由高位至低位依次输入 1 0 1 右移输入 移位控制端 21.3 计数器 计数器是数字电路和计算机中广泛应用的一种逻辑部件，可累计输入脉冲的个数，可用于定时、分频、时序控制等。 21.3.1 二进制计数器 按二进制的规律累计脉冲个数，它也是构成其它进制计数器的基础。要构成 n位二进制计数器，需用 n个具有计数功能的触发器。 1. 异步二进制加法计数器 异步计数器：计数脉冲C不是同时加到各位触发器。最低位触发器由计数脉冲触发翻转，其他各位触发器有时需由相邻低位触发器输出的进位脉冲来触发，因此各位触发器状态变换的时间先后不一，只有在前级触发器翻转后,后级触发器才能翻转。 二 进 制 数 Q2 Q1 Q0 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6 1 1 0 7 1 1 1 8 0 0 0 脉冲数 (C) 二进制加法计数器状态表 从状态表可看出： 最低位触发器来 一个脉冲就翻转 一次，每个触发 器由 1变为 0 时， 要产生进位信号, 这个进位信号应 使相邻的高位触 发器翻转。 当J、K=1时，具有计数功能，每来一个脉冲触发器就翻转一次. 三位异步二进制加法计数器 在电路图中J、Ｋ悬空表示J、K=1 下降沿 触发翻转 当相邻低位触发器由1变 0 时翻转 异步二进制加法器工作波形 每个触发器翻转的时间有先后，与计数脉冲不同步 用D触发器构成三位二进制异步加法器 2、若构成减法计数器C又如何连接？ 思考 1、各触发器C应如何连接？ 各D触发器已接成T´触发器，即具有计数功能 2. 同步二进制加法计数器 异步二进制加法计数器线路联接简单。 各触发器是逐级翻转，因而工作速度较慢。 同步计数器：计数脉冲同时接到各位触发器，各触发器状态的变换与计数脉冲同步。 同步计数器由于各触发器同步翻转，因此工作速度快。但接线较复杂。 二 进 制 数