集成电路-CAD设计报告.doc

南通大学电子信息学院 实验报告册 课程名称 集成电路CAD课程设计 班 级 电子科学与技术 062 姓 名 孙 定 定 学 号 0611013032 2009 —— 2010 学年第 一 学期 一、目的和要求 课程设计是教学中的一个重要环节，对学生来说是一次工程技术工作的锻炼，通过课程设计，学生不仅可以系统地复习、巩固本课程的基本知识，而且还可以学到解决工程实际问题的方法。 通过课程设计，学生应达到以下要求： 1. 掌握集成电路版图设计流程； 2. 掌握6S06DPDM工艺流程和版图几何设计规则； 3. 掌握九天系统ZeniPDT设计流程和ZeniVER验证流程； 4. 熟练使用ZeniPDT版图编辑器和ZeniVER验证工具； 5. 熟练绘制基本门电路和宏单元的版图。 二．设计任务 1. CMOS传输门主从结构D触发器的版图设计； 2. 输入保护电路的版图设计； 3. 驱动输出单元的版图设计。 实验内容 CMOS传输门主从结构D触发器电路图： D为数据端；CP为时钟信号；S为异步置位端；R为异步复位端；Q 为输出端； TG1、TG2、 TG3、 TG4：传输门； G1、G2、G3、G4：二输入端与非门， 1.画出与非门电路图 pmos:W/L=4.5/0.6;nmos:w/l=2/0.6 2.根据电路图设计版图如下： 3.画出传输门电路图： （W/L）N、P=（2um/0.6um） 4.根据传输门电路图设计出版图： 5.根据CMOS传输门主从结构D触发器电路图画出由晶体管组成电路图如下： 6.由电路图设计出版图： 实验中问题分析与解决措施 实验中版图容易出现尺寸错误，这种错误比较简单，可根据设计规则和软件所给出的错地方进行改正； 版图中最不应该出现的是层画错或者漏掉不画，如：p衬底画成n型的，这种就要是知识掌握不全引起，复习相关内容后可解决。 在lvs验证中出现的标签错误，错用了其它层画，要注意有其专用层text。 通孔尺寸错误，要注意通孔尺寸是0.7*0.7，与金属层间距离要大于0.4等。 Lvs验证时网表编写要规范，有时写错就要重新来过，不能漏掉。 体会与总结 首先我觉得实验是一个重新复习的过程，只不过这种复习来得更直接，不仅需要我们掌握一定的知识，还要会运用，??实这也可以说是一个学习的过程，从生疏到熟悉的过程，无疑可以学的很多，关键在于自己能否把握住。有的同学很认真的在做，有的却是敷衍了事，前者收获的将是未来。我本身是投入了的，虽然并没有全部完成，但是我对这样一个过程很喜欢，自己对版图方面的知识有了更深入的认识，对规则也是颇有认识。其次要说的就是问题的解决了，老师给我们的只是一个方向，要想解决问题关键在于自己，要多与人比较，多向人请教，集众家之长必然可以小有收获的。最后我觉得学校这样的实用点的课程设计可以多点，能真的对未来有所帮助。