集成电路工艺原理期末试题.doc

电子科技大学成都学院二零一零至二零一一学年第二学期 集成电路工艺原理 课程考试题A卷（120分钟） 一张A4纸开卷 教师：邓小川 一二三四五六七八九十总分评卷教师 名词解释： (7分) 答：Moore law：芯片上所集成的晶体管的数目，每隔18个月翻一番。 特征尺寸：集成电路中半导体器件能够加工的最小尺寸。 Fabless：IC 设计公司，只设计不生产。 SOI：绝缘体上硅。 RTA：快速热退火。 微电子：微型电子电路。 IDM：集成器件制造商。 Chipless：既不生产也不设计芯片，设计IP内核，授权给半导体公司使用。LOCOS：局部氧化工艺。 STI：浅槽隔离工艺。 现在国际上批量生产IC所用的最小线宽大致是多少，是何家企业生产？请举出三个以上在这种工艺中所采用的新技术（与亚微米工艺相比）？ (7分) 答：国际上批量生产IC所用的最小线宽是Intel公司的32nm。 在这种工艺中所采用的新技术有：铜互联；Low-K材料；金属栅；High-K材料；应变硅技术。 集成电路制造工艺中，主要有哪两种隔离工艺？目前的主流深亚微米隔离工艺是哪种器件隔离工艺，为什么？(7分) 答：集成电路制造工艺中，主要有局部氧化工艺－LOCOS；浅槽隔离技术－STI两种隔离工艺。 主流深亚微米隔离工艺是：STI。STI与LOCOS工艺相比，具有以下优点：更有效的器件隔离；显著减小器件表面积；超强的闩锁保护能力；对沟道无侵蚀；与CMP兼容。 在集成电路制造工艺中，轻掺杂漏（LDD）注入工艺是如何减少结和沟道区间的电场，从而防止热载流子的产生？(7分) 答：如果没有LDD形成，在晶体管正常工作时会在结和沟道区之间形成高电场，电子在从源区向漏区移动的过程中，将受此电场加速成高能电子，它碰撞产生电子空穴对，热电子从电场获得能量，造成电性能上的问题，如被栅氧化层陷阱俘获，影响器件阈值电压控制。LDD注入在沟道边缘的界面区域产生复杂的横向和纵向杂质剖面。LDD降低的杂质浓度减小了结和沟道区间的电场，把结中的最大电场位置与沟道中的最大电流路径分离，从而防止热载流子产生。 解释为什么目前CMOS工艺中常采用多晶硅栅工艺，而不采用铝栅工艺？(7分) 答：目前CMOS工艺中常采用多晶硅栅工艺，而不采用铝栅工艺的原因是：① 采用自对准方式，减小了晶体管的尺寸和栅电极与源、漏电极间的交叠电容，从而提高器件的集成度与工作速度。② 多晶硅可以高温氧化，对多层布线非常有利。③ 阈值电压低（取决于硅与二氧化硅的功函数差）。④ 有利于采用等比例缩小法则。⑤ 耐击穿时间长。 什么是离子注入时的沟道效应？列举出三种控制沟道效应的方法？(7分) 答：沟道效应：单晶硅原子为长程有序排列，当注入离子未与硅原子碰撞减速，而是穿透了晶格间隙时，就发生了沟道效应，使预期的设计范围（如掺杂深度和浓度）大大扩展。 方法：1、倾斜硅片；2、掩蔽氧化层；3、预非晶化。 在半导体制造技术中，高k介质和低k介质各自应用在什么地方，为什么？(7分) 答：低k材料用于层间介质，因为低k介质减小电容，从而减小RC信号延迟，提高器件工作频率。 高k介质用在替代栅氧化层，提高栅氧厚度，抑制栅极隧穿漏电流；还可应用于DRAM存储器，提高存储电荷（或能量）密度，简化栅介质结构。 阐述铜金属化面临的三大问题，如何解决这些问题？(7分) 答：铜金属化面临的三大问题：① 扩散到氧化区和有源区；② 刻蚀困难（干法刻蚀难以形成挥发性物质），铜不容易形成图形；③ 铜在较低温度下 (200℃)极易氧化，且不能生成保护层来阻止进一步的氧化。 解决办法：① 双大马士革中采用CMP，无需刻蚀铜；② 钨填充用作局部互联金属和第一层金属与有源区的接触，避免铜刻蚀和铜“中毒”。 Si3N4材料在半导体工艺中能否用作层间介质，为什么？请举两例说明Si3N4在集成电路工艺中的应用。(7分) 答：Si3N4材料在半导体工艺中不能用作层间介质，因为Si3N4材料的介电常数大，用作层间介质会引起很严重的互连延迟。 Si3N4在集成电路工艺中的应用：① 芯片最终的钝化层；② STI工艺中的CMP的阻止层。 化学机械平坦化的工作机理是什么？与传统平坦化方法相比，它有哪些优点？(7分) 答：化学机械平坦化（CMP）工作机理：表面材料与磨料发生反应，生成容易去除的表面层；同时表面层通过磨料中的研磨剂和研磨压力与抛光垫的相对运动而机械磨去。 与传统平坦化方法相比，CMP优点：全局平坦化；平坦化不同的材料；平坦化多层材料；减小严重表面起伏；制作金属图形的方法之一；改善台阶覆盖；不使用危险气体；减薄表面材料去除表面缺陷。 MOS器件中常使用什么晶面方向的硅片，双极型器件呢？请分别给出原因。(7分) 答：