集成电路工艺原理期末论文.doc

第 PAGE 26页 共 NUMPAGES 26页 期末考试特殊考试方式 电子科学与技术学院 集成电路工艺原理 期末成绩考核报告 姓名： 学号： 1)在离子注入工艺中,有一道工艺是”沟道器件轻掺杂源(漏)区”,其目的是减小电场峰植和热电子效应!请详尽解释其原理。 【10分】 对于一定沟道掺杂浓度的M o s 器件而言, 当沟道长度减小、源漏结的耗尽宽度可与沟道长度相比拟时( 沟道长度达到亚微米),沟道中的电位分布由横向电场凡和纵向电场凡同时控制, 因此电位分布是两维的, 长沟道近似( 即ExEy) 不再有效。由于这种短沟道效应而引起的两维电位分布会引起阂值电压降低且与沟道长度和漏压有关, 源漏发生穿通而使源漏击穿电压下降, 亚阂值电流增大,在饱和区, 电流无法饱和。当电场增加时, 沟道迁移率变小并且变得与电场强度有关, 最后, 载流子速度达过饱和。当电场进一步增加时漏区附近产生载流子多次再生效应, 产生热载流子, 使衬底电流增加和产生寄生的双极晶体管效应. 高电场也使热载流子向栅氧化层中注入, 导至氧化层陷阱电荷和界而陷阱电荷增加, 亚阐值电压漂移, 亚闺值电流增加, 跨导退化。因为这些短沟道效应, 使器件性能变坏, 可靠性下降, 甚至不能正常工作。所以,要研制短沟道器件, 就必须消除或减小这些效应, 使短沟道器件具有高速、低功耗、高密度的优点。为减小上述效应, 从原理上看, 就要减小漏端电场当然, 减小工作电压也可以减小漏端电场, 但工作电压不能等比例下降.因此, 只有改变器件的结构, 使漏端电场下降以抑制短沟道效应。 轻掺杂漏区（LDD）结构用栅作为掩膜中低剂量在栅下紧贴沟道区边缘注入形成（n-或p-注入），随后是大剂量的源漏注入（n+或p+注入）。源漏注入用栅氧化物侧墙作为掩膜。在高浓度源漏区和低浓度沟道区之间形成渐变的浓度梯度，使本体的+n 漏区离开高场区, 有效的减小了漏端电场的峰值，减少了热载流子，解决了短沟道效应这一难题。 2)在电极形成工艺中,用到金属Ti,请详尽说明金属Ti的相关工艺, 以及金属Ti在相关电极结构中的作用。 【10分】 1、双辉等离子表面冶金Ti-Cu阻燃合金的制备工艺?利用双层辉光离子渗金属技术，在Ti-6Al-4V的表面渗入Cu元素，在其表面形成Ti-Cu阻燃合金层。合适的工艺参数为：870C?渗铜3.5h，渗层厚度可达到200um以上。阻燃合金层的成分呈梯度分布，显微组织为基体组织加弥散分布的Ti2Cu金属间化合物。 ?2、电化学还原TiO2制备金属钛的工艺? 采用熔盐电解法，在900C?熔盐CaCl2中以烧结TiO2为阴极，石墨棒为阳极制备出金属钛。? 3、钛及钛合金熔炼技术工艺? 工业化生产中最有历史的并且最常用的钛熔炼设备是VAR炉（真空电弧熔炼炉），今年来发展最快的是电子束冷床熔炼炉和等离子束冷床熔炼炉，首先是用电子束，然后是离子束，随后该技术快速发展并加入到了过去由VAR熔炼主导的工业领域中。?? 金属钛在电路中的作用：? 钛金属在CMOS制作过程的接触形成工艺中可以使硅和随后淀积的导电材料更加紧密地结合起来。钛的电阻很低，同时能够与硅发生充分反应。当温度大于700C?时，钛跟硅发生反应生成钛的硅化物。钛和二氧化硅不发生反应，因此这两种物质不会发生化学的键合或者物理聚合。因此钛能够轻易的从二氧化硅表面除去，而不需要额外掩膜。钛的硅化物在所有有源硅的表面保留了下来。? 1、?金属钛淀积：一薄阻挡层金属钛衬垫于局部互连沟道的底部和侧壁上。这一层钛充当了钨与二氧化硅间的粘合剂。? 2、?氮化钛淀积：氮化钛立即淀积于钛金属层的表面充当金属钨的扩散阻挡层。 3)在超大规模集成电路刻蚀工艺中,会出现侧壁的横向钻刻现象,如何在工艺中改善此现象。【10分】 理想的光刻以后的蚀刻工艺希望是单方向、垂直向下的，即希望它是各向异性的。但实际的蚀刻都不仅仅是单向的；还有横向腐蚀。由于刻蚀的各向同性，导致在刻蚀中侧壁会出现横向钻刻的现象。为了改善这种现象我们可以采取以下措施： 图3-1 硅的各向异性刻蚀 在湿法（化学）刻蚀的时候，我们选择的化学腐蚀剂应该对某个晶面的腐蚀速率与其它晶面存在明显的差异；即具有明显的各向异性腐蚀性能，例如，一种由水与乙烯二胺临苯二酚 （EDA：ethylene diamine pyrocatechol）组成的腐蚀液，在100℃下在垂直于硅的100，110和111晶面方向的腐蚀速率分别是50: 30: 3（mμ/h）。这样，由于 111的晶面法线方向的腐蚀速率特别低，由各向异性腐蚀结果，（假设腐蚀出的孔腔的边界就是111的晶面，衬底是110晶面）如图3-1所示, 则获得很好的垂直向下的