at89c52 chip explains（at89c52芯片说明—外文翻译学位论文.doc

本文译自： /datasheets/parts/datasheet/054/AT89C2051-24.php 英文翻译原文 译文 AT89C52芯片说明 主要性能参数： 与MCS-51产品指令和引脚完全兼容 8k字节可重擦写Flash闪速存储器 1000次擦写周期 全静态操作：0Hz——24MHz 三级加密程序存储器 256*8字节内部RAM 32个可编程I/O口线 3个16位定时/计数器 8个中断源 可编程串行UART通道 低功耗空闲和掉电模式 功能特性概述： AT89C52是美国ATMEL公司生产的低电压，高性能CMOS8位单片机，内含8k bytes的可反复擦写的只读程序存储器和256 bytes 的随机存储数据存储器，器件采用ATMEL公司的高密度、非易失性存储技术生产，与标准MCS-51指令系统及8052产品兼容，片内置通用8位中央处理器和Flash存储单元，功能强大AT89C52单片机适合于许多较为复杂控制应用场合。 AT89C52提供以下标准功能：8k字节Flash闪速存储器，256字节内部RAM，32个I/O口线，3个16位定时/计数器，一个6向量两级中断结构，一个全双工串行通信口，片内振荡器及时钟电路。同时，AT89C52可降至0HZ的静态逻辑操作，并支持良种软件可选的节电工作模式。空闲方式停止CPU的工作，但振荡器停止工作并禁止其它所有部件工作直到下一个硬件复位。 引脚功能说明： Vcc：电源电压 GND：地 P0口：P0口是一组8位8位漏极开路型双向I/O口，也即地址/数据总线复用口。作为输出口用时，每位能吸收电流的方式驱动8个TTL逻辑门电路，对端口P0写1时，可作为高阻抗输入端用。 在访问外部数据存储器或程序存储器时，这组口线分时转换地址（低8位）和数据总线复用，在访问期间激活内部上拉电阻。 在Flash编程时，P0口接收指令字节，而在校验时，输出指令字节，接收时，要求外接上拉电阻。 P1口：P1是一个带内部上拉电阻的8位双相I/O口，P1的输出缓冲级可驱动（吸收或输出电流）4个TTL逻辑门电路。对端口写1，通过内部的上拉电阻把端口拉到高电平，此时可作输入口。作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流。 与AT89C51不同之处是，P1.0和P1.1还可以分别作为定时/计数器2的外部计数输入（P1.0/T2）和输入（P1.1/T2EX）。 Flash编程和程序校验期间，P1接收低8位地址。 引???号功能特性P1.0T2（定时／计数嚣 2 外部计数脉冲输入），时钟输出P1.1T2EX（定时／计数 2 捕获／重装裁触发和方向控制）P2口：P2是一个带内部上拉电阻的8位双相I/O口，P2的输出缓冲级可驱动（吸收或输出电流）4个TTL逻辑门电路。对端口P2写1，通过内部的上拉电阻把端口拉到高电平，此时可作输入口。作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流。 在访问外部程序存储器或16位地址的外部数据存储器（例如执行MOVX @DPTR指令）时，P2口送出高8位地址数据。在访问8位地址的外部数据存储器（例如执行MOVX @RI指令）时，P2输出P2口锁存的内容。 Flash编程和程序校验期间，P2接收高位地址和一些控制信号。 P3口：P3是一个带内部上拉电阻的8位双向I/O口，P3的输出缓冲级可驱动（吸收或输出电流）4个TTL逻辑门电路。对P3端口写1，通过内部的上拉电阻把端口拉到高电平并可作输入端口。此时，被外部拉低的P3口将用上拉电阻输出电流。此外， P3口还接收一些用于Flash编程和程序校验的控制信号。 端口引脚第二功能P3.0RXD（串行输入口）P3.1TXD（串行输出口）P3.2INT0（外中断 0）P3.3INT1（外中断 1）P3.4T0（定时／计数器 0 外部输入）P3.5T1（定时／计数器 1 外部输入）P3.6WR（外部数据存储器写选通）P3.7RD（外部数据存储器读选通）RST：复位输入。当振荡器工作时，RST引脚出现两个机器周期以上高电平将单片机复位。 ：当访问外部程序存储器或数据存储器时，ALE（地址锁存允许）脉冲用于锁存地址的低8位字节。一般情况下，ALE仍以时钟振荡频率的1/6输出固定的脉冲信号，因此它可对外输出时钟或用于定时目的。要注意的是：每当访问外部数据存储器时将跳过一个ALE脉冲。 对Flash存储器编程期间，该引脚还用于输入编程脉冲。 如有必要，可通过对特殊功能寄存器去中的8EH单元的D0位置位，可禁止ALE操作。该位置位后，只有一条MOVX和MOVC指令才能将ALE激活。此外，该引脚会被微弱拉高，单片机执行外部程序时，应设置A