数字逻辑随堂练习答案数字辑随堂练习答案.doc

PAGE19 / NUMPAGES19 *数字逻辑 第一章 进位计数制 第二节、数制转换 复习思考题 第二章、布尔代数 第一节、“与”“或”“非”逻辑运算的基本定义 1.“或”运算及“或”门 2.或运算及或门 3.与运算及与门 4.非运算及非门 第二节、布尔代数的基本公式及规则 1.逻辑函数的相等 2.布尔代数的基本公式 3.三个规则 4.几个附加公式 第三节、逻辑函数的代数化简法 1.代数化简法 2.基本式和规范式 3.最小项和最大项 4.最小项和最大项性质 5.逻辑函数的规范式 第四节、逻辑函数的图解化简法 1.图解化简法 2.卡诺图的构成 3.卡诺图的结构特点 4.用卡诺图化简的步骤 5.化简成“与或”式 6.化简成“或与”式 7.化简成“与非-与非” 8.化简成“或非-或非” 9.化简成“与或非”式 第五节、逻辑函数的列表化简法 1.列表化简法 2.列表化简法步骤 3.列表化简法举例 4.列表化简法特点 第三章 组合逻辑电路的设计 第一节、常用门电路 1.常用门电路 2.基本门电路 3.集电极开路门 4.三态门电路 5.国外常用的门电路 第二节、半加器和全加器的分析 1.组合电路分析方法 2.半加器分析 3.全加器分析 第三节 译码器的分析 译码器的分析 2.一级译码器 3.矩阵式译码器 4.带选择端的译码器 第四节、其它常用电路分析 1.比较器的分析 2.奇偶发生/检验器分析 3.数据选择器分析 4.数据分配器分析 第四章 组合逻辑函数的设计 第一节、采用门电路实现组合逻辑电路的设计 1.组合逻辑电路设计 2.设计步骤 3.设计举例 第二节、转化成“与非”“或非”“与或非”形式 1.与非或非与或非形式 2.转化成“与非” 3.转化成“或非” 4.转化成“与或非” 第三节、组合电路设计中几个问题的考虑 1.设计中几个问题考虑 2.含有无关最小项问题 3.具有多个输出的问题 4.不存在反变量时化简 5.不存在反变量(例2,3) 6.利用卡诺图进行设计 7.利用卡诺图（例4） 第四节、组合逻辑电路设计举例 1.BCD代码的变补电路 2.七段数字显示器 第五章 大规模集成电路 第一节、由中规模器件构成的组合逻辑电路 1.12输入变量译码?? 2.64入/出选择/分配器 3.6线—64线译码 4.24位比较器 5.25位81奇偶检验电路 6.16线优先权编码器 7.二进制并行加法器 第二节、由中规模器件构成的组合逻辑电路设计 1.用数据选择器设计 2.用译码器构成 3.用异或门和全加器设计 4.BCD码奇偶校验电路 5.BCD码-二进制数电路 6.8421码-Gray码转换器 第三节、采用只读存贮器实现组合逻辑电路设计 1.只读存贮器结构 2.ROM设计举例（1） 3.ROM设计举例（2） 4.组合可编程阵列 5.可改写的PROM 第四节、组合逻辑电路中的竞争与险象* 1.竞争现象 2.静态险象的产生 3.动态险象的产生 4.险象处理方法（1） 5.险象处理方法（2） 第六章 时序电路的分析 第一节、同步时序电路 1.同步时序电路 第二节、触发器的逻辑符号及外部特性 1.几个重要术语 2.SR触发器 3.D触发器 4.JK触发器 5.T触发器 6.触发器之间相互转化 第三节、时序电路的状态表和状态图 1.什么是状态表状态图 2.触发器的状态表和状态图 3.只有内部输出时的状态图 4.Mealy型电路的状态图 5.Moor型电路的状态图 第四节、同步时序电路的分析方法 1.同步时序电路的分析方法 2.例1 可逆计数器分析 3.例2 扭转计数器分析 第七章 同步时序电路的设计 第一节、概述 1.概述 2.时序电路设计过程 3.设计的主要步骤 4.例1“110”检测器 第二节、形成原始状态表的方法 1.直接构图法 2.信号序列法 第三节、状态化简 1.最小化状态表和等效状态的概念 2.等效的判别方法 3.完全定义的状态表 4.K次划分化简法 5.隐含表化简法 6.不完全给定状态表 7.相容状态与相容类 8.不完全给定状态化简 第四节、同步时序电路设计举例 1.1111序列检测器设计 2.8421码十进加1计数器 第五节、状态编码* 1.状态编码的一般问题 2.次佳编码法 第八章 异步时序电路的分析和设计 第一节、脉冲异步电路的分析和设计 1.脉冲异步电路分析 2.脉冲异步电路设计 第二节、电平异步电路概述 1.什么