CH9DMA控制器的编程结构和编程.pptVIP

微型机原理与技术CH9 DMA控制器的编程结构及编程;主要内容;DMA DMA (Direct Memory Access)：让存储器与高速外设直接进行数据交换而无需CPU的干预。 特点 DMA传送期间，DMA控制器(DMAC)接管了CPU对总线的控制权。 DMA方式中，内存地址的修改、传送结束的判断都由硬件电路实现。即：用硬件控制代替了软件控制。 DMA控制器是实现DMA传送的核心器件。;应用场合 DMA方式主要用于高速大批量传输数据的场合。如： 硬盘和软盘外设； 快速通信通道； 多处理机和多程序数据块传送； 图像处理中向CRC屏幕传送数据； 快速数据采集； DRAM的刷新操作。;*;DMA的传送过程分5个阶段： 1. 初始化阶段;2. 申请阶段 当外设有DMA需求，并且已准备就绪，则向DMA控制器发出DMA请求信号DREQ。 DMA控制器接收到DMA请求信号后，向CPU发出总线请求信号HRQ。该信号连接到CPU的HOLD信号。;3. 响应阶段 CPU收到DMA的HRQ请求后，若允许DMA传输，则在当前总线周期结束后，释放总线控制权，并向DMAC发HLDA信号，通知其CPU已交出总线。;4. 数据传送阶段 DMA控制器获得总线的控制权，向外设发送应答信号DACK，通知外设可以进行DMA传输了。 DMA控制器送出地址信号和控制信号，实现外设与内存的数据传输。;5. 传送结束阶段 DMAC向外设发送EOP信号，外设撤销DREQ请求，同时HRQ和HLDA信号变为无效，DMAC释放总线，CPU重获总线控制权。;DMA控制器8237A-5 的基本特点 8237A-5是一个高性能通用可编程DMAC。 具有4个独立的通道，通过级联方式进行扩充。最多可扩展4个从片，即16个DMA通道。每个通道可传输的最大数据块均为64KB。 可实现内存到外设、外设到内存以及内存到内存之间的高速数据传输，最高数据传输速率可达1.6MB/s。 具有多种控制方式和操作类型。;*;8237A-5外部特性 概况 40引脚双列直插封装。 引脚说明;8237A内部结构 4个DMA通道和一个公共控制部分。 每个DMA通道包括： 基本地址寄存器、当前地址寄存器 基字节寄存器、当前字节计数器 公共控制部分： 工作方式寄存器、命令寄存器、状态寄存器 请求寄存器、屏蔽寄存器、暂存寄存器;*;（1） 请求与应答信号 DREQ3 ~ DREQ0：DMA通道请求输入信号（由外设提供）。有效电???可高可低，由程序选定。 优先级：DREQ0最高， DREQ3最低。 DACK3 ~ DACK0：DMA响应输出信号（外接外设）。有效电平可高可低，由程序选定。 8237A在同一个时间，只能有一个DACK应答信号有效。 HRQ：8237A-5向CPU发出的总线请求信号，高电平有效。 HLDA：CPU发给8237A-5的总线请求响应信号。高电平有效。有效时表示CPU已让出总线。; （2）地址信号线 A3 ~ A0：地址线，双向三态。 被动状态下，为输入，作为CPU对8237A内部的16个寄存器与计数器寻址之用。 主动状态下，为输出，作为20位存储器地址的最低4位。 A7 ~ A4：地址线，单向。 主动状态下，为输出。作为访问20位存储器地址低8位中的高4位。; （3）数据信号 DB7 ~ DB0：地址数据复用线，双向三态。 被动状态下，为双向数据线。用于CPU对8237A进行初始化，或DMA传输结束后传送状态。 主动状态下，分时复用作为访问存储器的高8位地址线和数据线。在存储器到存储器传送方式中，作为数据的输入输出端。 ; （4）控制信号 CS：片选信号，低有效。被动状态下用于CPU对8237的寻址。 CLK：控制芯片内部操作和数据传输。 RESET：输入信号，复位8237A。 IOR/IOW：读写控制信号。 被动状态下，为输入。用于CPU向DMAC写命令或初始化参数，或CPU读取8237A内部寄存器状态。 主动状态下，为输出。对外设进行读写。 MEMR/MEMW：存储器读/写信号，单向输出。当8237A为主动工作状态时，对存储器进行读写。;ADSTB：地址选通信号。此信号有效时，DMA控制器的当前地址寄存器中的高8位地址通过DB0~DB7送到外部锁存器。 AEN：地址允许。使地址锁存器中的高8位地址送地址总线。 READY：准备就绪信号。低电平时，8237A处于等待状态，高电平表示外设或存储器准备就绪。 EOP：DMA传输过程结束信号。DMA传送过程结束，则从EOP输出一个低有效脉冲。若从EOP输入低脉冲信号，则表明外部强制结束DMA传送。;DMA的传送类型 数据传送：把源地址的数据传送到目的地址去。 DMA读：把数据由存储器传送到外设。 DMA写：把外设输入的数据写入