VHDL第一讲盛建伦老师课件.pptVIP

数 字 逻 辑;习题参考答案;习题参考答案;硬件描述语言VHDL基础;VHDL程序设计基本结构;VHDL程序基本结构;VHDL主要用于描述设计系统的结构、行为、功能和接口。;一、信号（signal）的含义和信号的两种最常用类型： std_logic 和 std_logic_vector;库（library）和程序包（package）;库（library）; VHDL的标准库。库中存放有称为“standard”的标准包集合，其中定义了多种常用的数据类型，均不加说明可直接引用。;库（library）;库（library）;library子句说明使用哪个库，它的格式是 library 库名1,库名2,…,库名n;;程序包（package）;VHDL语言要素 ;VHDL数据对象;信号和变量;信号在逻辑电路设计中最常用的数据类型;信号说明;（1）说明位置不同，信号通常在实体、结构体和程序包中说明，变量一般在进程、过程和函数语句中说明；;VHDL 操作符;逻辑运算符;不等于 ( a and b) or (c and d);Signal a,b,c,d: std_logic_vector(3 downto 0);;算术运算符;并置运算符 ;Signal a : std_logic_vector(4 downto 0);;关系运算符;VHDL顺序语句;常用的4种语句;赋值语句;--variable x,y,z : integer range 0 to 255; x := 0; y := 132; z := x; ;3. 并行赋值语句;并行赋值语句;if 语句;1、门闩if语句;第二种IF语句;例： 一个8位二选一选择器;第三种IF语句;例：;process 语句;Process语句的书写格式是： [进程名：] process（敏感信号1，敏感信号 2，…，敏感信号n） [若干变量说明语句] begin 若干顺序执行语句 end process [进程名]; ; process语句中有个敏感信号表，各敏感信号之间用逗号分开。最后一个敏感信号后面是括号，不需要跟一个逗号。; 在process语句的书写格式中，在 begin 和 end process 之间的若干顺序执行语句用于描述该process语句所代表的电路块的功能。;--signal sel: std_logic; --signal a, b, c: std_logic_vector(15 downto 0); mux2to1: process（sel, a, b） begin if sel = 0 then c = a; else c = b; end if; end process;;case语句; 在case语句中，某一个条件表达式满足时，就执行它后面的顺序执行语句。;--signal sel :std_logic_vector(1 downto 0); --signal a,b,c : std_logic; process(a,b,sel)begin sel = a b; case sel is when 00 |01 |10 = c = ’1; when 11 = c = 0; when others = null; end case; end process;;设计实体 ;设计实体; 实体（entity） ; port（端口）语句的书写格式是： port(端口名，…，端口名：模式 数据类型; 端口名，…，端口名：模式 数据类型; ┆ 端口名，…，端口名：模式 数据类型); ;例：; 端口的模式用来说明信号通过端口的方向和通过方式，这些方向都是针对该设计实体而言的。例如，in模式对设计实体就是输入。有下列几种模式：; out模式和buffer模式的区别在于out端口不能用于设计实体的内部反馈。buffer端口能够用于设计实体的内部反馈。;结构体 (architecture) ;前面已经说明了并行语句和顺序执行语句的区别。;结构体有3种描述方式：行为描述、结构描述和数据流描述。; 结构体内部