PCI-E技术发展历史及技术规范.doc

3GIO的点点滴滴(四) 3GIO技术综观 ? 【陈乃塘】  HYPERLINK .tw/nc/magazine/Magazine_detail.asp?Id=11 2003.06 承接上回，已将PCI接口的重要细节回顾至一个段落。只是，不知阁下心中有没有触发起一阵疑问。既然PCI接口规范中老早已有64位、66MHz的定义存在，为何只能够在文字上相见，实际的使用环境场合中却几乎看不见64位、66MHz适配卡或产品的踪影。 这是PCI接口心中永远的痛，我实在不忍心在伤口上洒盐。只是想在此借机告知阁下一件事情，那就是为何并列式接口几乎全面性(不是全部21)倒向串行式接口。 USB、1394b、SerialATA、３GIO、Infiniband、Fibre Channel等，皆是串行式接口帝国的一份子。若将数据总线的位譬喻成多头马车，只要有任何一匹马出了状况，这个马车马上会乱了阵脚，整体性能势必往下掉。何况高速化的数据传输，无论是传送端或接收端对于电气上的要求更加严格。相对地，实作上就比较难处理。或许可以给您一些启示。 因应同时多重式数据传输环境 IO变得更聪明 首先我们来观察今日数据传输环境的特色，是属于同时多重式的数据传输模式(Multiple Concurrent Data Transfer)，同时，传送信息的属性可以从一般的泛用数据到与时间相关的音频、视讯串流数据，说明白些便是多媒体影音信息，当然也包含了静态的图像数据。在原本的PCI规范里，并没有针对这类属性的需求有应变的措施。因为此种属性的数据必须藉由所谓的「等时传输-Isochronous Transfer」或者导入严密而且细腻的QoS机制，才能够合乎要求，这需求的最简单说法就是「声音不断续、画面不掉格」。 因此，从另一种角度来说，这就意味着一件事情，数据在总线上的交通流量，除了需有足够的传送频宽(Bandwidth)来满足高速的流量之外，其实也是需要有重要性先后顺序的安排方式与营运机制，甚至更高阶层次的机能，好比说，错误侦错机能(Error Detection)与错误修正的能力，才能够应付与满足今日与未来之需求，也可以说IO变得更聪明了。 未来IO的必要基本特征 其次，我们采用渐进性的叙述方式，来简单描绘并勾划出未来IO必须兼具的几点必要基本特征： ?可以支持各种市场??台以及新兴的应用。最鲜明的说词就是将桌上型计算机、笔记型计算机、工作站服务器、通信平台与嵌入式装置(Embedded System)一统IO之架构，也就是一鱼多吃的战略思想。 ?从系统进化的角度来说，最终的产品价格需要与PCI接口相当，甚至更低，才能够说是优质的进化。 ?可以沿用PCI接口多年累积而来的庞大智能资产、软件资产与脑力资产，特别是将虫(Bug)几乎解完的软件资产，是异常珍贵的。 ?可定标式(Scalable)的性能实践方式，使得应用的弹性与柔软度增加，可以透过增加频率或是传输信道的方式来提升性能。每一支传输信号线的平均频宽，可以达到最佳化的境地，同时具有低的传输开销(overhead)与低的等待时间(latency Time)。我们无妨可以这么说，过去念电子与信息的朋友所习之传统观念，当要将信号传输速率往上拉时，所想到的方式不是将波形的周期越拉越短(就是频率越高的意思)，就是将信号的振幅(Amplitude)越拉越低。基本上，这些多是时间观点的思维。 可定标式(Scalable)架构的精神内涵 可定标式(Scalable)架构的导入，就是空间观念的导入。您可以试着想象成道路的建构，在规划之初，一次规划数条路径，可以视未来所需，才逐步建构扩充起来，而不是碰到问题时，才来想尽办法东挖西补。这就是可定标式(Scalable)架构的精神内涵所在。 ? 支持平台的各式各样连接型态，比如说：芯片对芯片之间、板子对板子之间、Docking Station的连接方式等等。此种策略可以让系统的建构单纯简单化，有好处没有什么大弊端。 ? 兼具额外的先进技术特征，含括有电源管理(Power Management)、QoS(Quality of Service)的实践、热插拔的功能、错误的处理演算与数据的整合圆融性(Data Integrity)等等。 当然新世代的3GIO拥有并具备以上所描述的各个要点。且如此来说，3GIO是一「点对点(point-to-point)连接的服务传输模式」。以前所使用的SCSI接口，现在的IDE、USB接口，基本上皆是所谓地分享式接口(Share Bus)的连接型态，也就是多个装置可以共同存在同一条总线之上，大家共享一条信息传输道路。而点对点的连接型态，恰如其名，是一对一单挑的传送形式，与共享式的连接型态是截然不同。 如果从系统架构上的观点来看，