“数字电子技术基础”复习题(时序电路部分).doc

“数字电子技术基础”复习题（时序电路部分） 触发器 1．构造一个模6计数器需要 个状态， 个触发器。 2．D触发器的特征方程为 ，JK触发器的特征方程为 _____________。 3．时序逻辑电路中一定是含（ ）。 A. 触发器 B. 组合逻辑电路 C. 移位寄存器 D. 译码器 4．若将D触发器的D端连在端上，经100个脉冲后，它的次态Q（t+100）=0，则现态Q（t）应为（ ）。 A. 0 B. 1 C. 与原状态无关 5．要使JK触发器的输出Q从1变成0，它的输入信号JK应为（ ）。 A. 00 B. 01 C. 10 D. 无法确定 6．欲使D触发器实现同步置0，必须要使输入端D=（ ），且时钟脉冲CP（ ）沿后有效。 7. 构成一个1位十进制同步加法计数器至少需要（ ）个JK触发器，一个1位5进制同步加法计数器至少需要（ ）个JK触发器。 8．图示电路中，当CP有效沿到来后，次态应为（ ）。 A．1 B．0 C． D． 9.图示电路，按照逻辑功能，它应是（ ）触发器。 A．RS B．T C． D D． 10．电路及CP和K的波形如图。 写出电路次态输出的逻辑表达式； 对应画出、的波形。 11.已知CMOS JK触发器各输入端的电压波形如下右图所示,试画出和的波形。设触发器初始状态为0。 12．试分析如图所示逻辑电路，计算出状态表。若X端输入的串行码序列｛5D36｝H（H代表十六进制），问Y端输出的序列｛ ｝H 13．采用进位输出置最小数法，将集成计数器74LS161构成9进制计数器，画出接线图(见下左图)。 ○ ○ ○ ○ CTT Q0 Q1 Q2 Q3 CTP C0 C1 CR LD DO D1 D2 D3 74LS161 14． 15.分析如图所示计数器电路，说明为几进制计数器。 D0 D1 D2 D3 S0 S1 S2 S3 Vref R R R 2R 2R 2R 2R 2R R vO + - 16．图示D/A转换器。已知R=10KΩ,Vref=10V；当某位数为0，开关接地，为1时，开关接运放反相端。试求（1）V0的输出范围；(2)当D3D2D1D0=0110时，V0=？ 17．555定时器电路中，设D是理想二极管。（1）图示是什么电路？（2）画出vC和vO的波形。（3）如改变R2，会影响vO波形中的什么参数。（4）若C=0.01μF、R1=100kΩ、R2=20kΩ，试???算输出波形的频率。（12分） 1 2 6 7 8 4 3 5 R1 R2 C VCC vO 555 0.01μF vC 18．试用D触发器设计一个顺序脉冲发生器，脉冲发生器的状态图如下所示。 000 100 110 001 011 111 19．试用两片74160十进制集成计数器芯片设计一个60进制计数器。 20．. 用4位二进制计数器集成芯片74161，设计一个120进制的计数器。 21．试用两片74290十进制集成计数器芯片设计一个64进制计数器 22．由JK触发器组成一时序电路，画出其完整状态转换图，说明是一个几进制的计数器，画出波形图（至少八个CP脉冲），设初态均为零。（15分） J K C J K C J K C 1 CP Q0 Q1 Q2