- 1、本文档共3页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
三半整数与奇数分频器设计
实验3半整数与奇数分频器设计
一 实验目的
1 熟悉QuartusII的VHDL文本设计流程全过程,学习计数器的设计与仿真
2 掌握简单逻辑电路的设计方法与功能仿真技巧。
3 学习并掌握用VHDL语言、语法规则
4 学习使用VHDL语言进行半整数与奇数分频器的设计
二. 实验仪器设备
1 PC机,1台
2 QuartusII系统
三.实验原理
1 参考教材中的相关内容;
2 根据老师教学演示的相关内容。
四.实验内容
用VHDL语言设计一个半整数与奇数分频器,并进行编辑,编译与仿真。要求
(1) 设置时钟信号源;
(2) 用VHDL语言对半整数与奇数分频器进行程序设计;
(3) 对于所设计的程序进行编译,检查纠错。
(4)程序完善之后进行程序的仿真并进行波形的记录与分析。
五. 实验参考程序
占空比为50%的任意奇数次(5)分频电路
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY CNT10 IS
PORT (CLK:IN STD_LOGIC; --输入时钟信号
K_OR,K1,K2 :OUT STD_LOGIC); --输出信号
END;
ARCHITECTURE bhv OF CNT10 IS
SIGNAL C1,C2:STD_LOGIC_VECTOR(2 DOWNTO 0);
SIGNAL M1,M2 :STD_LOGIC;
BEGIN
PROCESS (CLK,C1) --敏感信号
BEGIN
IF RISING_EDGE(CLK) THEN
IF (C1=100) THEN C1=000; ELSE C1=C1+1; END IF;
IF (C1=001) THEN M1=NOT M1[ELSIF (C1=011) THEN M1=NOT M1;
END IF; END IF;
END PROCESS;
PROCESS(CLK,C2) BEGIN
IF FALLING_EDGE (CLK) THEN
IF (C2=100)THEN C2=000; ELSE C2=C2+1; END IF;
IF (C2=001)THEN M2=NOT M2;ELSIF (C2=011) THEN M2=NOT M2;
END IF;END IF;
END PROCESS;
K1=M1; K2=M2;
K_OR=M1 OR M2;
END bhv;
六. 实验仿真图形
文档评论(0)