信号优先判断电路设计.doc

沈阳工程学院课程设计（论文） 信号优先判断电路 -  PAGE 24 - -  PAGE 23 - 1 设计任务描述 1.1 设计题目：信号优先判断电路 1.2 设计要求 1.2.1 设计目的 (1) 掌握信号优先判断电路的构成、原理与设计方法； (2) 熟悉集成电路的使用方法。 1.2.2 基本要求 (1) 要求实现四路信号的最优先识别——一路信号动作后，其余三路信号无效； (2) 某路信号到达后，指示该路信号到达的独立灯光发光，警报器1发声，并用数码管显示优先到达信号的通道号； (3) 公共通道号显示。 (4) 信号到达一分钟后，如未作复位处理，则报警器2发声，要求报警器1、2的声音不同。 1.2.3 发挥部分 (1) 七通道信号输入。 (2) 开关至开始后主二极管亮，开始抢答计时60秒没有信号输入自动锁存， 信号输入将无效。 (3) 有信号输出后，倒计时60秒，并用数码管显示。 2 设计思路 经过几天的思索与研究，如下是我的设计思路。信号优先判断电路正如其名优先判断是关键是这次设计的灵魂。于是我首先从这里入手，先让我的电路具有优先判断的功能再就是锁存与译码显示的功能。我查找资料终于选定了我想用的74LS373八D锁存器。 其原理时，当八路锁存器74LS373的LE端为高电平时，锁存器输入端（1D、2D、3D、4D、5D、6D、7D、8D）的电平能直接送到相应的输入端（1Q、2Q、3Q、4Q、5Q、6Q、7Q、8Q）,当S端由高电平变到低电平时，锁存器锁存，即输入端电平不能送到输出端，各输出端保持锁存前的电平。 而且该电路也可作数字集成电路应用的一个范例，来作为学习使用数字集成电路之用 ,设计要求在60秒没有复位的情况下电路要有报警的功能，我用了一个555定时器和两个计数器来实现此功能。由555来提供时钟脉冲，当倒计时器从60到00时报警器发声。另外由于要求信号输入时的报警声音与未复位发出的警报音不同，所以接这两个555的电阻阻值应该不同。 同时我还设计了一个开关至开始后60秒无信号输入自动锁存，之后信号输入无效功能，我同样时用的是555来提供时钟脉冲，到计数器到60时使其输出0加到LE端,使其自动锁存。 3 设计方框图 4 各部分电路设计及参数计算 4.1信号优先判断电路的设计 4.1.1 主体电路的设计 图 4.1信号优先判断电路的主干电路 4.1.2七路抢答器电路工作原理: 1.输入锁存 当八路锁存器74ls373的 LE 端为高电平时，锁存器输入端 (2D-7D)的电平能直接送到相应的输出端2Q-8Q当LE端由高电平变到低电平时，锁存器锁存，即输入端电平不能送到输出端，各输出端保持锁存前的电平.先将开关 K 置于2，此时 74LS373 的LE端为高电平，其各输入端的高电平直接送到各相应的输出端， 从而使八输入端与非门74LS373 的八个输入端均为高电平，导致其输出为低电平，经非门后变成高电平，再由或门送到 74LS373 的LE 控制端，然后将开关K 置于1，这时由于或门的另一输入仍为高电平，故S控制端仍保持高电平，当七个按钮开关AN1-NA7 中有一个先按下时，其对应的 D 端变为低电平，此低电平经锁存器送到相应的Q 输出端，这时74LS373的七个输入端中因有一个端变低电平，所以它的输出端变为高电平，经非门和或门后，使LE控制端由高电平变成低电平，74LS373 执行锁存功能，如果这时 还有按钮按下，锁存器对应的输出端电平也不会变. 2.编码和译码显示 CD4532为输入高电平有效和输出高电平有效，即当I0端为高电平而其它输入端为低电平时，输出端Y2,Y1,Y0均为低电平，I1端为高电平而其它输入端为低电平时，Y2,Y1端均为低电平，Y0 端为高电平，以此类推锁存在锁存器输出端的低电平由非门转换成高电平送到CD4532，由 CD4532进行编码，编成的二进制代码电平，送到BCD码七段译码驱动器74HC4511再由74HC4511输出端送出驱动电平驱动共阴极七段数码管显示相应的数字，如Q1端为低电平时，显示1;Q4端为低电平时，显示4，当八个按钮开关都不按下时，由于锁存器的各输出端均为高电平，经非门后使74HC4511的熄