薛宏熙《数字逻辑设计》CHAP2.pptVIP

第2章 数字集成电路的基本元件 【课前思考】 【学习指南】 2.1 概述 2.2 TTL集成门电路 2.3 MOS场效应晶体管 2.4 MOS门电路 2.5 74系列中小规模集成电路芯片 2.6 可编程逻辑器件 【本章小结】 2.1 概述 数字集成电路由晶体管和电阻等元件组成。 晶体管： 双极型晶体管（bipolar transistor） ； 金属-氧化物-半导体（metal oxid semiconductor, MOS）场效应晶体管。 集成电路： 晶体管 - 晶体管逻辑（transistor- transistor logic, TTL）电路 ； MOS 逻辑电路：其中CMOS电路为主流產品。 数字集成电路中，晶体管相当于一个受控开关。 在稳定状态下或者工作于截止状态、或者工作于充分导通（达到饱和）状态， 其输入/输出电平或者是高电平（H）、或者是低电平（L）。 最简单的门电路 非门（反相器） 最简单的门电路（续） 或非门 最简单的门电路（续） 与非门 逻辑电平和阈值 V H – min：高电平的下限； V L – max：低电平的上限。 理想情况： V H – min 略高于VCC / 2； V L – max 略低于VCC / 2， 希望（ V H – min － V L – max ）尽量小， 抗干扰性能好。 硅二极管的伏安特性示例 硅三极管的伏安特性示例 简单非门静态工作点分析： 当vi = 0V 时，晶体管截止，理想情况下， vo = vce = VCC，由于漏电流的存在，vo = vce VCC。 ，本例通过适当选择R b，使 i b = 80A。 在 i b = 80A的情况下，适当选择Rc的数值(Rc = 1K)，使晶体管达到饱和。从图中看出， 。 2.2 TTL集成门电路 典型的TTL与非门 TTL与非门的外特性及其参数 电压传输特性 ： TTL与非门的外特性及其参数（续） 驱动负载能力（扇出系数N）： TTL与非门的外特性及其参数（续） 驱动负载能力（扇出系数N）： 驱动门的输入皆为高电平时，输出为低电平。灌入电流 i p 过大将使输出电平v0抬高，负载个数受限 N 的典型值为 8. TTL与非门的外特性及其参数（续） 驱动负载能力（扇出系数N）： 驱动门的输入之一为低电平时， 输出为高电平。驱动门通过T4的发射极向负载门供给电流（i d），负载增多将使拉出电流 i d 加大，导致输出电平降低。 拉电流与灌电流相比，扇出系数N受灌电流 影响更大。 TTL与非门的外特性及其参数（续） 传输延迟： tpHL代表下降延迟，tpLH代表上升延迟。 通常用其平均值代表该门的传输延迟。 tpd = （tpHL + tpLH ）/ 2 TTL与非门的外特性及其参数（续） 延迟时间分析： 晶体管由截止到导通或由导通到截止所经历的时间，此延迟时间和晶体管自身特性有关。 与非门输出电平变化时对负载电容（寄生电容）充放电所经历的时间 。随着负载的增多，此延迟时间增大。 TTL与非门的外特性及其参数（续） 功耗： 空载功耗： 未带任何负载时的静态功耗称为空载功耗。 浪涌电流引起的功耗： TTL与非门的输出电平发生变化时，在一个短暂的时段里，T3、T4和T5会同时导通，此时有一个很大的瞬时电流从电源VCC 经T3、T4和T5流向地，此尖峰电流称为浪涌电流。浪涌电流不仅使动态功耗增大（随电路的工作频率增大而增大），而且会在电源线和地线上造成干扰信号。 集电极开路的与非门 集电极开路的与非门又称OC门（open collector） 集电极开路的与非门（续） OC门应用之一：输出端并联形成“线或”逻辑 。 OC门应用之二：驱动其它器件，例如用于驱动显示灯。 TTL三态门 当en = H 时，三态门相当于一个普通的 TTL反相器（非门）； 当en = L 时，三态门中的晶体管 T2、T3、T4 和 T5 全部截止，输出端 f 相当于一根悬空的导线，这种状态称为高阻态Z。 TTL三态门（续） 三态门的其它形式： TTL三态门（续） 用三态门构建总线 约束条件 ：en1，en2， enienn中最多只能有一个取值为1。满足此约束条件下： 当 en i = 1 时，f = xi。这表明可以用 eni 选择数据 xi ，使其到达输出端。 当en 1 = en 2 = = en i = en n = 0 时，f = Z，此时不选取任何数据