数字逻辑实验报告触发器及其作用.docVIP

PAGE  PAGE 9 安徽师范大学 学院实验报告 专业名称 软件工程 实 验 室 1#304 实验课程 数字逻辑 实验名称 触发器及其应用 姓 名 学 号 同组人员 实验日期 2013/5/21 注：实验报告应包含（实验目的，实验原理，主要仪器设备和材料，实验过程和步骤，实验原始数据记录和处理，实验结果和分析，成绩评定）等七项内容。具体内容可根据专业特点和实验性质略作调整，页面不够可附页。 实验目的： 掌握基本的RS、JK、D和T触发器的逻辑功能。 掌握集成触发器的逻辑功能及使用方法。 熟悉触发器之间相互转换的方法。 实验原理： 触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态；它是一个具有记忆功能的二进制信息存储器件，是构成各种时序电路的最基本逻辑单元。 基本的RS触发器 图为两个“与非门”交叉耦合构成的基本RS触发器，是无时钟控制低电平直接触发的触发器。基本RS触发器具有置“0”、置“1”和“保持”三种功能。通常称为置“1”端，因为=0（=1）时触发器被置“1”；称为置“0”端，因为=0（=１）时触发器被置“0”；而当==１时状态保持；==0时，触发器状态不定，应避免此种情况发生。 Q 基本RS触发器 JK触发器 在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。本实验采用74LS112双JK触发器，是下降沿触发的边沿触发器。引脚功能及逻辑符号如下图所示。 Q 74LS112 J CP K JK触发器的状态方程为：=J+ J和K是数据输入端，是触=J+发器状态更新的依据。若J、K有两个或两个以上输入端时，组成“与”关系。Q和为两个互补输出端。通常把Q=0、=1时的状态定为触发器“0”状态，而把Q=1、=0定为“1”状态。 D触发器 在输入信号为单端的情况下，D触发器用起来最方便，其状态方程为：=D。输出状态的更新发生在CP脉冲的上升沿，故又称为上升??触发的边沿触发器。触发器的状态只取决于时钟到来前D端的状态。下图为双D74LS74的引脚排列及逻辑符号。 Q 74LS74 D CP 触发器之间的相互转换 在集成触发器的产品中，每一种触发器都有自己固有的逻辑功能，但是可以利用转换的方法获得具有其他功能的触发器。列如将JK触发器的J、K端连在一起，并认为它为T端，就得到所需的T触发器，如下图所示T触发器的状态方程为：=T+ J Q K J Q K T Q “1” Q CP CP （a)T触发器 （b) T’触发器 当T=0时，时钟脉冲作用后，其状态保持不变；当T=1时，时钟脉冲作用后，触发器状态反转。所以，若将T触发器的T端置“1”，即得上图（b）所示的T’触发器的CP端，每来一个CP脉冲信号，触发器的状态就翻转一次，故称为反转触发器。 主要仪器设备和材料： 数字电路实验箱（+5V直流电源；逻辑电平开关；逻辑电平显示器；导线若干） 集成芯片74LS112、74LS00 实验过程和步骤： 在关闭实验箱电源的情况下，将四2与非门芯片与JK触发器插入相应的凹槽中。 1、实现RS触发器的基本功能 ①用一根导线将芯片74LS00的7号引脚与实验箱的GND孔相连，第14号引脚与+5V相连； ②用一根导线将芯片74LS00的1号引脚与实验箱的K1孔相连，第4号引脚与实验箱的K2相连，视K1为，K2为； ③用一根导线将芯片74LS00的2号引脚与6号引脚相连，3号引脚与5号引脚相连； ④用一根导线将芯片74LS00的3号引脚与实验箱右上角的1孔相连，再用一根导线将芯片74LS00的6号引脚与实验箱右上角的2孔相连，视1孔为，2孔为Q; ⑤调节K1、K2观察1