数显抢答器的设计与制作邓敏.doc

 PAGE 13 鄂州职业大学 毕业设计（论文） 课题名称：数显抢答器的设计与制作 系部名称 电子电气系 专业班级 应用电子班 指导教师 汪建立 学生姓名 邓敏 完成时间：2011年3月8日至2011年5月20日 初稿时间：2011年5月10日 定稿时间：2011年5月20日 目录 1、设计电路功能的要求 2、设计电路原理框图 3、电路逻辑原理图及工作原理 4、各单元电路原理及逻辑设计 5、电路安装与调试说明 6、对电路的改进意见 7、收获体会及建议 8、设计参考资料 1设计电路功能要求 要求设计一个八路数显抢答器，抢答器具有数据显示功能。系统外没有清除/开始键，由主持人控制，数字抢答器具有30S内抢答有效功能。本设计采用中小规模集成电路实现。 1、抢答器同时供8名选手或8个代表比赛，分别用8个按钮S0—S7表示 2、设置一系统清除/开始控制开关，该开关由主持人控制。 3、抢答器具有数据锁存和显示功能。即抢答者按动本组按键，组号应立即在LED显示器上显示，并封锁其他组的按键组号，同时扬声器发出报警声提示。选手实行优先锁存。优先抢答选手组号一直保持到主持人将系统清除为止。 4、数字抢答器定时为30S内进行，当主持人启动“开始”键，30S定时器开始工作，同时扬声器发出短暂的声响。 5、抢答器在30S内进行抢答，则抢答有效。如果超过30S定时，无抢答者，则本次抢答无效。系统报警并禁止抢答，定时显示器上显示00。 2设计电路原理框图 如图1所示为总体方框图。 3电路逻辑原理图及工作原理 如图3-1所示为电路逻辑原理图。其工作原理为：接通电源后，主持人将开 关拨到“清零”状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设 定时间；主持人将开关置“开始”状态，宣布“开始”抢答器工作。定时器倒 计时，扬声器给出声响提示。选手在定时时间内抢答时，抢答器完成；优先判断、 编号锁存、编号显示、扬声器提示。当一轮抢答之后，定时器停止、禁止二 次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次操作“清除” 和“开始”状态开关。 4、 各单元电路原理及逻辑设计 4．1 抢答器电路 如图4-1所示为必做实验电路参考图。电路选用优选编码器74LS148和锁存器74LS297来完成。该电路主要完成两个功能；一是分辨出选手的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；二是禁止其他选手按键，其按键操作无效。工作过程：开关S置于“清除”端时，RS触发器的R，S端均为0、4个触发器输出置0，使74LS48的优先编码工作标志端=0，使之处于工作状态。 当开关S置于“开始”时，抢答器处于等待工作状态，当有选手将抢答按键按下 时，74LS148的输出经RS锁存后，CTR=1，RBO=1，七段显示电路74LS48处于工 作状态，4Q3Q2Q=101，经译码显示为“5”。此外，CTR=1，使74LS48优先编码 工作标志端=1，处于禁止状态，封锁其他按键的输入。当按键松开即按下时， 74LS148的 此时由于仍为CTR=1，使优先编码工作标志端=1，所以74LS148仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性，如有再镒抢答需由主持人将S开关重新置“清除”然后再进下一轮抢答。 图4-1 抢答器电路图 4. 2 拓展实验电路参考图 如图4-2 为拓展实验电路。该部分主要由555定时器秒脉冲产生电路、十进制同步加减计数器74LS192减法计数电路、74LS48译码电路和2个7段数码管即相关电路组成。具体电路如图3-1所示。两块74LS192实现减法计数，通过译码电路74LS48显示到数码管上，其时钟信号由时钟产生电路提供；74192的预置数控制端实现预置数，由节目主持人根据抢答题目难易程度提供，设定一次抢答的时间，通过预置时间电路对计数器进行预置，计数器的时钟脉冲由秒脉冲电路提供。按键弹起后，计数器开始减法计数工作，并将时间显示在共阴极七段数码显示管DPY=7-SEG上，当有人抢答时，停止计数并显示此时的倒计时时间；如果有人抢答，且倒计时时间到时，输出低电平到时序电路，控制报警电路报警，同时以后选手抢答无效。 4．3 集成器件引脚功能及真值表 74LS192 引脚排列及