数电大作业智能数字钟.docx

智能数字钟设计? 一、问题重述? ????数字电子钟是一种用数字显示秒﹑分﹑时的记时装置，与传统的机械钟相比，他具有走时准确﹑显示直观﹑无机械传动装置等优点，因而得到了广泛的应用：小到人们的日常生活中的电子手表，大到车站﹑码头﹑机场等公共场所的大型数显电子钟。? 本课程设计要用通过简单的逻辑芯片实现数字电子钟。要点在于用555芯片连接输出为一秒的多谐振荡器用于时钟的秒脉冲,用74LS160(10进制计数器)74LS00(与非门芯片)等连接成60和24进制的计数器,再通过七段数码管显示，构成了简单数字电子钟。?要求：? （1）完成设计一个有“时”，“分”，“秒”（23小时59分59秒）显示且有校时功能的电子钟；?（2）完成对“时”、“分”的自动校时。? 二、设计目的? 1.了解智能数字钟的工作原理；? 2.设计出一个能实现清零、进位、显示时分秒等功能的智能数字钟；?3.正确使用multisim软件对电路进行仿真及观察；?4.通过此次设计实验加深对3—8译码器、计数器等集成逻辑芯片的理解和运用。? 三、设计要求? 1．用555定时器设计一个秒钟脉冲发生器，输入1HZ的时钟；（对已有1kHz频率时钟脉冲进行分频）；? 2．能显示时、分、秒，24小时制；?3．设计晶体震荡电路来输入时钟脉冲；? 4．用同步十进制集成计数器74LS160设计一个分秒钟计数器,即六十进制计数器；? 5．用同步十进制集成计数器74LS160设计一个24小时计数器；?6．译码显示电路显示时间；? 7．用与非门芯片及一些基本芯片设计一个可以自动校时的电路。? 四、设计过程? 4.1总体思路 4.1.1思路说明? 由秒及分的60进制，分别到59时进行对分和时进行进位，而时为24进制，当到达23时，之后进行清零，从而实现数字时钟的相应功能。分秒功能的实现：用两片74LS160组成60秒、分、时分别为60、60和24进制计数器。秒、分均为六十进制，即显示进制递增计数器。时为二十四进制计数器，显示为00~23，个位仍为十进制，而十位为三进制，但当十进位计到2，而个位计到4时清零，就为二十四进制了。时功能的实现：用两片74LS160组成24进制递增计数器。?4.1.2??结构框图及说明 在产生信号时可采用两种方法，方法（1）采用555定时器及分频器，而方法（2）直接利用函数信号发生器。? 4.2电路工作原理? 4.2.1晶体振荡器? 振荡器是数字钟的核心。振荡器的稳定度及频率的准确度决定了数字钟计时的准确程度，通常选用石英晶体构成的振荡器电路。一般来说，振荡器的频率越高，计时精度越高。如图5所示调节电阻R2可以改变输出信号频率，用以得到所需的信号频率。利用555定时器进行产生信号，形成晶振电路，如下 图二?555定时器 4.2.2分频器? 用三片74LS160可以构成三级十分频器，将1KHz矩形波分频得到1Hz基准秒计时信号。它的功能是产生标准秒脉冲信号。原理如下 图三?分频电路 4.2.3校时电路? 当数字钟接通电源或计时出现误差时，需要校正时间，校时是数字钟必备的基本功能。对校时电路的要求是：在小时教正时，不影响分和秒的正常计数；在分矫正时，不影响秒和小时的正常计数。其中S1为校分用的控制开关，S2校时用的控制开关，它们的功能表如表1所示?表1?开关校时功能 ? S1S2开关闭合11功能校时校分图四中C1、C2可以缓解两个开关的抖动，必要时还可以采用去抖动电路。 图四?校时电路 4.2.4二十四进制计数器? 采用同步时序信号控制，用个位的进位端控制十位的使能端，当个位有进位时，芯片工作，输入十位的脉冲信号有效，当十位为2，个位为3的时候，同时给两个芯片的预置端一个有效信号，使之清零，如下 图五?二十四进制电路 4.2.5六十进制计数器? 采用异步时序电路控制，在十位计数到5时，下一个脉冲一到来就置数。74LS160构成的60进制计数器和24进制计数器如图六和图五所示。秒、分、时分别为60、60和24进制计数器。秒、分均为六十进制，即显示00~59，它们的个位为十进制，十位为六进制，如下 图六?六十进制电路 ? 4.2.6整体原理图? ????方法（1）振荡电路产生的1KHZ脉冲信号经三级十分频电路分频后产生的1HZ脉冲信号输入74LS160N连成的60进制秒计数器，再由秒计数器每60秒进位输出给60进制分钟计数器，分钟计数器满60后产生进位信号输入给24进制小时计数器，从而实现24小时制电子钟的功能，如图七 图七?555定时器产生信号 ????方法（2）直接利用函数信号发生器产生信号振，如图八 图八?函数信号发生器产生信号 4.3元件参数选择? 1、?电阻????20KΩ，5.1KΩ? ? 2、?电容?????0.1uF，0.01uF? ? 3