第3章数字电子技术第5版阎石课件.pptVIP

《数字电子技术基础》（第五版）教学课件清华大学 阎石 王红;补：半导体基础知识;半导体基础知识（1）;半导体基础知识（2）;半导体基础知识（2）;半导体基础知识（3）;半导体基础知识（4）;半导体基础知识（4）;半导体基础知识（5）;第三章 门电路;3.1 概述;获得高、低电平的基本原理;正逻辑：高电平表示1，低电平表示0负逻辑：高电平表示0，低电平表示1;3.2半导体二极管门电路半导体二极管的结构和外特性（Diode）;3.2.1二极管的开关特性：;二极管的开关等效电路：;二极管的动态电流波形：;3.2.2 二极管与门 ;3.2.3 二极管或门;二极管构成的门电路的缺点;3.3 CMOS门电路3.3.1MOS管的开关特性;以N沟道增强型为例：;以N沟道增强型为例： 当加+VDS时， VGS=0时，D-S间是两个背向PN结串联，iD=0 加上+VGS，且足够大至VGS VGS (th), D-S间形成导电沟道（N型层） ;二、输入特性和输出特性;漏极特性曲线（分三个区域）;漏极特性曲线（分三个区域）;漏极特性曲线（分三个区域）;漏极特性曲线（分三个区域）;三、MOS管的基本开关电路;四、等效电路;五、MOS管的四种类型;3.3.2 CMOS反相器的电路结构和工作原理;二、电压、电流传输特性;三、输入噪声容限;结论：可以通过提高VDD来提高噪声容限;3.3.3 CMOS 反相器的静态输入和输出特性;二、输出特性;二、输出特性;3.3.4 CMOS反相器的动态特性;二、交流噪声容限 三、动态功耗;三、动态功耗;3.3.5 其他类型的CMOS门电路;带缓冲极的CMOS门;带缓冲极的CMOS门;二、漏极开路的门电路（OD门）;Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd.;;三、 CMOS传输门及双向模拟开关;2. 双向模拟开关;四、三态输出门;三态门的用途;双极型三极管的开关特性 （BJT, Bipolar Junction Transistor） ;一、双极型三极管的结构 管芯 + 三个引出电极 + 外壳;基区薄 低掺杂;以NPN为例说明工作原理：;二、三极管的输入特性和输出特性 三极管的输入特性曲线（NPN）;三极管的输出特性;特性曲线分三个部分 放大区：条件VCE 0.7V, iB 0, iC随iB成正比变化， ΔiC=βΔiB。 饱和区：条件VCE 0.7V, iB 0, VCE 很低，ΔiC 随ΔiB增加变缓，趋于“饱和”。 截止区：条件VBE = 0V, iB = 0, iC = 0, c—e间“断开” 。;三、双极型三极管的基本开关电路;工作状态分析：;图解分析法：;四、三极管的开关等效电路;五、动态开关特性;六 、三极管反相器;例3.5.1：计算参数设计是否合理;例3.5.1：计算参数设计是否合理;当 当 又 因此，参数设计合理;3.5.2 TTL反相器的电路结构和工作原理 一、电路结构 设 ;二、电压传输特性;二、电压传输特性;二、电压传输特性;需要说明的几个问题： ;三、输入噪声容限;3.5.3 TTL反相器的静态输入特性和输出特性;输入;输出;3.5.4 TTL反相器的动态特性;二、交流噪声容限;三、电源的动态尖峰电流;2、动态尖峰电流;Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd.;3.5.5其他类型的TTL门电路;2. 或非门;4. 异或门;二、集电极开路的门电路;2、OC门的结构特点;OC门实现的线与;3、外接负载电阻RL的计算;3、外接负载电阻RL的计算;3、外接负载电阻RL的计算;三、三态输出门（Three state Output Gate ,TS）;三态门的用途;一、高速系列74H/54H （High-Speed TTL） 电路的改进 (1)输出级采用复合管（减小输出电阻Ro） (2)减少各电阻值 2. 性能特点 速度提高 的同时功耗也增加 ;二、肖特基系列74S/54S（Schottky TTL）;三、低功耗肖特基系列 74LS/54LS （Low-Power Schottky TTL） 四、7