9第九讲——第四章组合逻辑电路3学案.ppt

第四章 组合逻辑电路的分析与设计;04;;;1. 指定实际问题的逻辑符号与含义，列出真值表，根据真值表写出表达式。;;常用MSI组合 逻辑器件：;一、 译码器;（1）二进制译码器;45;74LS139 2-4译码器的功能表;⑴; 0 0 0 0 0 00 ～11 80H ～83H 1 0 0 0 0 1 00 ～11 84H ～87H 1 0 0 0 1 0 ∶ 88H ～8BH 1 0 0 0 1 1 ∶ 8CH ～8FH 0 0 1 0 0 ∶ 90H ～93H 1 0 0 1 0 1 94H ～97H 0 0 1 1 0 98H ～9BH 1 0 0 1 1 1 9CH ～9FH;③构成数据分配器; 依据 函数可展成标准与或式，即部分最小项之和。 译码器是最小项输出器，能产生全部最小项。;说明：① 视译码输出高译中/低译中不同而选择不同的门 （低→与??门；高→或门）； ② 译码器变量少时，可先扩展后再级联。 ;（2）二-十进制译码器（BCD译码器）;74LS42功能表;如用4片4/10译码器和1片2/4译码器?5/32译码器;④;（3）显示译码器;a;显示器件：;显示译码器：;功能表（简表）;74LS49与七段显示器件的连接：;作业;二、 数据选择器（MUX）;59;集成电路 74LS153;4选1 MUX的性质（函数式）;4选1 MUX的性质（K图）;～;8选1 MUX的性质（函数式）;8选1 MUX的性质（K图）;用两片74LS151构成十六选一数据选择器;用两片74LS151构成十六选一数据选择器; 一位：8选1 74LS151 16选1 74LS150 二位：双4选1 74LS153 四位：四2选1 74LS157、74LS158;功能表;① 2片8选1→16选1; 例：双4选1 → 8选1;③实现数据的并串转换;对应函数所含的mi 项, 使数据选择器的Di=1; 对应函数所不含的mj 项, 使数据选择器的Dj=0， 则数据选择器的输出与函数相等（即：使函数 卡诺图与数选器卡诺图完全一致）。;例：用8选1数选器实现全加和 S=A⊕B⊕C =∑m(1,2,4,7);例：用4选1数据选择器实现1位全加和函数;A1 F A0 4选1 D0 D1 D2 D3; 卡诺图变量数称维数，将某些变量移入方格内可减少维数，称降维图。;C C C C; 可知用8选1实现，有D0=D2=D4=D5=D，D1=0，D3=D6=1，D7=D。;D0=D2=D4=D5=D，D1=0，D3=D6=1，D7=D ; 1 1 1 1 1 1 1 1 1;作业;三、数码比较器;（1）一位数值比较器;70;逻辑图;（2）四位数值比较器;四位集成比较器74LS85;普通4位比较功能;例：七位二进制数比较器。 （采用两片74LS85）;4、应用;⑵并联比较（20位比较）;说明：①初级比较每片完成5位数据比较。 ②二级比较完成4位数据比较，级联输入接成： ab a=b ab 0 1 0;规律：0000 — 1001 相同，不修正； 1010 — 1111 有进位，应修正； B码9时 ,应修正—— 用7485 判断 修正:加0110 —— 用74LS283实现。;作业