2014年6月_数字电路复习.pptVIP

;第四章 组合逻辑电路;数字显示译码器(7段显示译码器);优点:工作电压低?体积小?寿命长?可靠性高。;5;(2) BCD — 七段显示译码器(典型芯片7448); 图 4.2.15 0～15十六个字符显示;表4.2.3 7448功能表;9;图 4.2.17 用7448驱动BS201A的连接方法;第五章 触发器;一. DFF（维持 — 阻塞DFF）;2?功能描述(重点掌握);(3)激励表(重点掌握);举例: 例一: 二分频电路(DFF处于计数状态);例二:用DFF接成2位二进制加法计数器;例三： 维持—阻塞D触发器的CP和D信号如 图所示,设触发器Q端的初始为“0”, 试作触发器Q端的输出波形。;例四： 维阻D触发器构成的电路如图所示， 试作Q端波形。;例五:; 5.8 维阻D触发器构成的电路如图P5.8所示， 试作Q端波形。;二. 边沿JKFF;2?特征方程(重点掌握）;4?激励表(重点掌握）;24;例二： 画出图中Q端的波形,设初态为“0” 。 ;5.14 试作出图P5.14中Q端和Z端的波形。设 Q的初始状态为“0”。;27;第六章 时序逻辑电路; MSI移位寄存器(典型芯片:74194重点掌握);■ 功能表; 在计算机通信中,一般人们把8位二进制划分为一个字节,从发送机发送数据时,通常是以串出的形式,一个码一个码地发送(即:并入—串出),对于接收机上的CPU来讲,它有一个控制信号告诉接收机的计算机数据还没有到齐,请计算机等待。; 当接收机收到的数满了，就将告诉计算机，它可以取数了。那么，通知计算机可以取数的信息，就是通过一位标志位来进行的。当标志位=0时，通知计算机可以取数。 在图6.4.7中 D1 = 0 就是作为标志位。;1）串行→并行（接收机） ;工作过程：;35;2）并行→串行 （发送机）;工作过程：;38;强调：启动信号;3. MSI二进制计数器;④ 工作模式控制端P?T 。（用于级联）;例6.6.1设计产生序列码F计数型序列码发生器。采用MSI , 即:74161和74151 实现电路。 解：;43;习题6.40 写出图P6.40中74161输出端的状态编码及74151输出端产生的序列信号。;3) 列真值表;4) 求序列码;例二:试分析下图电路,完成要求1和要求2。;例三:用一片74194和若干与非门设计一个产生序列码为110100, ··· 且能自启动的序列信号发生器。要求：导出DSL的表达式并画???电路。;Q1 Q2 Q3 DSL ;电路图;例四：分析下图的模长及自启动性。要求列出状态转移真值表，并写出Q3的输出序列。; Q3 Q2 Q1 Q0 0 0 0 1;例五：试用74194及74151设计产生序列 11100010011010，···要求电路具有自启动性。;注意：要使电路具有自启动性， 0000一定要取“1”， 才能使0000→0001。 1111一定要取“0”， 才能使1111→1110。;55;例七:分析下图电路,写出状态转移表(设初态 Q3 Q2 Q1 Q0=0111)。;74151 ： D0= D1= D2= D3=D5=0 , D4= D6= D7= 1 A2= Q2 ， A1= Q1 ， A0= Q0 。 F1= Q2 F2= Y;列状态转移表Q2 Q1 Q0 F1 F2;59;6.4 试画出用MSI移存器74194构成8位串行—并行码的转换电路（用三片74194或两片74194和一个D触发器）。;题6.4 8位串入—并出转换电路的状态转移表;题6.4 图1 ;(2)用两片74194、一个D触发器(和与非门)构成。;串入;Q8’n+1的卡诺图;6.40 写出图P6.40中74161输出端的状态编码表及74151输出端产生的序列信号。;解：74161采用复0法，实现模M=10的计数器，;74151输出端产生的序列信号为：;6.42 用74194设计序列信号发生器产生序列信号：; Q2Q3 Q1;（2）列状态转移表： ;第八章 D/A和A/D 变换 ;例1 已知 uOm= 5V，n = 10，则;74;75;76;77;78;79;80;81;82