QuartuIsI使用的教程图形输入.ppt

实验七、基于Quartus II的原理图输入数字电路设计 ;第一部分：实验要求;一、实验目的;三、实验原理;低密度PLD可编程原理【早期器件】;使用FPGA（大容量可编程逻辑器件）从事数字系统设计的三阶段： 1、常规逻辑功能描述的实现； 指常规数字逻辑器件，如3-8线译码器74LS138，二进制计数器74LS161，移位寄存器74LS194等； 2、时序产生及控制、小型数字系统的实现； 如用状态机完成AD信号的采集，产生PWM时序控制步进电机 简易数字频率计、交通灯、数字种系统的实现等； 3、算法功能/综合系统的实现 FFT算法实现、频谱分析等。;四、实验任务 ;五、实验步骤;六、实验报告要求 ;第二部分：QuartusII软件使用;一、准备;2、Quartus II 6.0主界面操作环境;3、常用工具栏;工程创建时的准备工作;1、项目创建向导;添加用户的设计文件 Graphic (.BDF, .GDF) AHDL VHDL Verilog EDIF Notes: Files in project directory do not need to be added Add top level file if filename entity name are not the same 选中待添加的文件后点击“Add”，若暂无文件，直接点击“Next”;选择CPLD/FPGA器件型号;选择第三方EDA工具（如ModelSim、Synplify等） 这里不需要;5、完成!;关于创建工程的补充说明;三、在QuartusII6.0工程下建立设计文件;2、建立原理图设计文件;3、调用参数化元件;分别调用了输入端口“input”和逻辑器件“74138”;4、绘图控制操作;5、设计74138，并进行功能验证测试;为端口命名;四、全程编译;关于全程编译;工程编译完成后，设计结果是否满足设计要求，可以通过时序仿真来分析； 时序仿真主要包含如下的设置步骤： 打开波形编辑器； 设置仿真时间区域； 波形文件存盘； 将端口节点信号选入波形编辑器中； 编辑输入波形（输入激励信号）； 总线数据格式设置 启动仿真器 观察仿真结果（波形编辑文件及产生的波形报告文件分开显示） 若无法观察完整波形，可以使用热键Ctrl+W,即可看到完整的仿真波形。也可使用鼠标左右键，方法如下：;1、建立波形矢量文件（左图）； 2、添加引脚节点;添加引脚节点（续）;3、设置仿真时间长度;4、设置仿真时间周期;5、编辑输入端口信号;6、启动时序仿真