- 1、本文档共36页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
QuartuIsI使用的教程图形输入
实验七、基于Quartus II的原理图输入数字电路设计 ;第一部分:实验要求;一、实验目的;三、实验原理;低密度PLD可编程原理【早期器件】;使用FPGA(大容量可编程逻辑器件)从事数字系统设计的三阶段:
1、常规逻辑功能描述的实现;
指常规数字逻辑器件,如3-8线译码器74LS138,二进制计数器74LS161,移位寄存器74LS194等;
2、时序产生及控制、小型数字系统的实现;
如用状态机完成AD信号的采集,产生PWM时序控制步进电机
简易数字频率计、交通灯、数字种系统的实现等;
3、算法功能/综合系统的实现
FFT算法实现、频谱分析等。;四、实验任务 ;五、实验步骤;六、实验报告要求 ;第二部分:QuartusII软件使用;一、准备;2、Quartus II 6.0主界面操作环境;3、常用工具栏;工程创建时的准备工作;1、项目创建向导;添加用户的设计文件
Graphic (.BDF, .GDF)
AHDL
VHDL
Verilog
EDIF
Notes:
Files in project directory do not need to be added
Add top level file if filename entity name are not the same
选中待添加的文件后点击“Add”,若暂无文件,直接点击“Next”;选择CPLD/FPGA器件型号;选择第三方EDA工具(如ModelSim、Synplify等)
这里不需要;5、完成!;关于创建工程的补充说明;三、在QuartusII6.0工程下建立设计文件;2、建立原理图设计文件;3、调用参数化元件;分别调用了输入端口“input”和逻辑器件“74138”;4、绘图控制操作;5、设计74138,并进行功能验证测试;为端口命名;四、全程编译;关于全程编译;工程编译完成后,设计结果是否满足设计要求,可以通过时序仿真来分析;
时序仿真主要包含如下的设置步骤:
打开波形编辑器;
设置仿真时间区域;
波形文件存盘;
将端口节点信号选入波形编辑器中;
编辑输入波形(输入激励信号);
总线数据格式设置
启动仿真器
观察仿真结果(波形编辑文件及产生的波形报告文件分开显示)
若无法观察完整波形,可以使用热键Ctrl+W,即可看到完整的仿真波形。也可使用鼠标左右键,方法如下:;1、建立波形矢量文件(左图);
2、添加引脚节点;添加引脚节点(续);3、设置仿真时间长度;4、设置仿真时间周期;5、编辑输入端口信号;6、启动时序仿真
文档评论(0)