EDA设计技术教学课件第1章绪论教程.ppt

第1章 绪论;EDA设计技术;以计算机和计算机辅助设计软件为工具 以可编程器件为载体 利用库元件或硬件描述语言基本要素 依次进行建立模型、设计输入、编译、综合、适配、仿真、编程、调试等环节 实现特定研究和设计任务的电子设计技术。;降低系统设计任务的复杂度;1.1 EDA技术;计算密集型的系统;基于DSP和片上系统技术的电机伺服驱动器设计流程;EDA设计的技术优势;系统设计自动化;（1） 系统设计灵活性;1.1.1.2 系统设计自动化;采用Quartus II设计流程的仿真设计;构成集成开发环境的工具链;编辑、管理下述各种设计文件： 块图/原理图输入文件 EDIF网表文件 Qsys 系统文件 状态机文件 SystemVerilog HDL文件 Tcl脚本文件 Verilog HDL文件 VHDL文件;分析、编译设计输入之后，输出网表文件的过程即综合过程 一般按照系统的抽象级别，分为门级综合、寄存器传输级综合（RTL级综合）、行为级综合。 综合后可通过网表视图查看RTL综合结果，CPLD或FPGA厂商提供的EDA工具嵌入逻辑分析与综合模块，例如Altera公司的Quartus II，也可采用专用的综合工具，例如Synopsis的Synplify。;利用测试平台（test bench）给定系统输入和激励信号，采集、分析系统输出响应的设计过程。 一般分为RTL仿真、门级仿真和时序仿真。 RTL仿真对设计输入进行无延时仿真，以检查设计文件的语法错误和正确性，在综合之前进行，因此常称之为前仿真。 未加入时序约束条件、使用综合工具综合之后生成的门级网表或门级模型进行仿真，以校验综合之后的功能是否满足设计要求，常称为门级仿真； 布局/布线完成之后，在门级网表中加入时序标注文件进行仿真，称为时序仿真。;经分析和综合之后，对器件进行布局/布线的过程称为适配。 利用器件布局布线器进行设计分区布局、器件布局，获得设计分区报告、时钟区域报告、引脚分配报告等。 EDA工具将适配工具集成在集成开发环境中，如Quartus II的Chip Planner和Design Partition Planner。 适配后输出形式验证文件（.vo），与设计输入文件一起进行形式验证。;汇编器生成： 目标器件的编程数据文件 配置数据文件。;利用JTAG、计算机并行口或以太网协议接口，将编程文件或配置数据文件按激活串行（Active serial）、被动串行（Passive serial）、JTAG模式等配置模式，利用诸如Quartus II的配置系统逻辑编程工具Programmer将配置数据或编程数据下载到目标器件中。;主要包括嵌入式逻辑分析仪、在系统资源和信号探针、存储器数据编辑器等工具，利用JTAG接口，将指定信号与系统设计一起进行布线、编程或适配，实时采集、监测调试对象。 如Quartus II的SignalTap II、In-system Resources and Probes Editor等。;对于NIOS II之类的软核处理器系统而言，软件开发工具流利用系统集成工具生成的系统信息文件.sopcinfo，在软件开发工具（SBT）中创建电路板支持包（BSP）工程和应用工程，结合用户定制库或硬件抽象层应用可编程接口库（HAL API），按makefile定义的应用工程设置，编辑、编译应用工程，向应用系统的存储器输出可执行和链接文件（.elf）。;采用Qsys或SOPC Builder的软件工程开发流;1.1.1.3 系统可重配置;系统资源可配置;Quartus II符号块中资源库及用户定制的顶层模块;系统功能可配置;系统性能可配置;嵌入式微处理器/控制器与系统性能的关系;1.1.1.4 硬件加速;例：离散余弦变换硬件加速器结构;（2） EDA设计流;设计需求分析的目的和任务;制定设计方案并组织设计工具链;设计实践;例???增量式编译设计流程;1.2 可编程逻辑器件及其开发环境;集成开发环境;1.3知识产权核及片上系统;片上系统;Bye-bye!