存储器和其组成设计.ppt

  1. 1、本文档共44页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
存储器和其组成设计

第 3 章 存储器及其组成设计; ;复习:存储器各个概念之间的关系;1.? 存储容量(Memory Capacity ) 存储器由若干“存储单元”组成,每一单元存放一个“字节”的信息;2. 存取时间(Memory Access Time) 3.存储周期 (Memory Cycle Time) 4.可靠性 (Reliability) 5.功耗与集成度(Power Loss and Integration Level) 6.性能价格比(Cost Performance) 7.存取宽度 (Access Width) ;二.存储器分类:;3. 按存储器的读写功能分  只读存储器(ROM):存储的内容是固定不变的,只能读出而 不能写入的半导体存储器。   随机读写存储器(RAM):既能读出又能写入的半导体存储器。 4. 按信息的可保存性分  非永久记忆的存储器:断电后信息即消失的存储器。  永久记忆性存储器:断电后仍能保存信息的存储器。;;内存条:由于动态RAM集成度高,价格较便宜,在微机系统中使用的动态RAM组装在一个条状的印刷板上。系统配有动态RAM刷新控制电路,不断对所存信息进行“再生”。 ;2.ROM:只读存储器, 所存信息只能读出,不能写入。 ;4.高速缓冲存储器Cache: Cache位于CPU与主存储器之间,由高速静态RAM组成。容量较小,为提高整机的运行速度而设置, 应用程序不能访问Cache,CPU内部也有Cache。;5.闪速存储器; 闪速存储器的工作原理;? 采用并行操作方式       ---双端口存储器 ;1. 存储体 ? 一个基本存储电路只能存储一个二进制位。 ? 将基本的存储电路有规则地组织起来,就是存储体。 ? 存储体又有不同的组织形式: 将各个字的同一位组织在一个芯片中,如:8118 16K*1(DRAM) 将各个字的 4位 组织在一个芯片中, 如:2114 1K*4 (SRAM) 将各个字的 8位 组织在一个芯片中, 如:6116 2K*8 (SRAM)。 2. 外围电路 为了区别不同的存储单元,就给他们各起一个号——给于不同的地 址,以地址号来选择不同的存储单元。 ——于是电路中要有 地址译码器、I/O电路、片选控制端CS、输出缓冲 器 等外围电路;故: 存储器(芯片) = 存储体 + 外围电路; ;4. 地址译码;双译码方式——地址译码器分成两个,可减少选择线的数目。;5. 驱动器 双译码结构中,在译码器输出后加驱动器,驱动挂在各条X方向选择线上的所有存储元电路。;7. 片选 在地址选择时,首先要选片,只有当片选信号有效时,此片所连的地址线才有效。;8. 输出驱动电路 为了扩展存储器的容量,常需要将几个芯片的数据线并联使用;另外存储器的读出数据或写入数据都放在双向的数据总线上。这就用到三态输出缓冲器。;8. 一个实际的静态RAM的例子——Intel 2114 存储器芯片;16M容量的存储器 地址范围:000000H~FFFFFFH 由24根地址线提供地址码。;例:容量为8KB(213B)的存储器地址范围:0000H~1FFFH,由13根地址线提供地址。;读存储器过程;写存储器过程;3.2 微型计算机系统中的存储器组织 ;;;A0 A12;2:4;;CPU;例: 有若干片1K×8位的SRAM芯片,采用字扩展方法构成4KB存储器,问: (1) 需要多少片RAM芯片? (2) 该存储器需要多少地址位? (3) 画出该存储器与CPU连接的结构图,设CPU的接口信号有地址信号、数据信号、控制信号MREQ和R/W#。 (4) 给出地址译码器的逻辑表达式。;*;例 设有若干片256K×8位的SRAM芯片,问: (1) 采用字扩展方法构成2048KB的存储器需要多少片SRAM芯片? (2) 该存储器需???多少字节地址位? (3) 画出该存储器与CPU连接的结构图,设CPU的接口信号有地址信号、数据信号、控制信号MREQ#和R/W#。;解:(1) 该存储器需要2048K/256K = 8片SRAM芯片; (2) 需要21条地址线,因为221=2048K,其中高3位用于芯片选择,低18位作为每个存储器芯片的地址输入。 (3) 该存储器与CPU连接: ;2.存储器举例;解: (1) 主存地址空间分布如图所示。;(2) 连接电

文档评论(0)

shaoye348 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档