微机原理第二章课件_80868088微处理器的内部结构.pptVIP

第二章 微型计算机系统结构;二、8086/8088微处理器的内部结构;图2. 1 8086 CPU内部逻辑结构;1、总线接口部件BIU; 具体的说，地址加法器将段寄存器(16位) 的内容左移4位，然后与指令指针寄存器IP 的内容相加得到20位的物理地址。 例如：从内存取指令时， (CS)＝5760H，(IP)=1234H，则物理地址 为： 57600H+ 1234H =57934H。 这里，先将段寄存器CS左移4位（16进 制数只需后面加一个零）。 ; (3) 6字节的指令队列：总线接口部件从内 存中取来的指令放在一个缓冲区中，这个 缓冲区叫指令队列。执行部件在执行指令 过程中从指令队列取来指令执行。 (4) 输入/输出控制电路：该控制电路将 8086CPU的片内总线与系统总线相连，是 8086CPU与外部交换数据的必经之路。 ;2、执行部件EU(Execution Unit);3、BIU和EU的管理;4、寄存器结构; (2) 段寄存器 8086的寻址空间是1M字节，物理地址需要20 位的地址码。但CPU中的寄存器都是16位的。为 解决该问题采用了存储器分段技术。把1MB地址 分段，每段64KB，其起始地址的高16位装入一 个段寄存器中，称作段基地址，这四个段寄存器 的名称为： CS （代码段寄存器） DS （数据段寄存器） ES （附加段寄存器） SS （堆栈段寄存器） ; 8086设置了这4个16位段寄存器，通过这四个段 寄存器，CPU可以定位4个逻辑段，分别为：当前代 码段、当前数据段、当前附加段和当前堆栈段。 注意，每个逻辑段在实际存储器中的位置是可以 浮动的，其起始地址的高16位装在段寄存器中，称 作段基地址。当程序很大，超过64KB时，则可以定 义多个代码段、数据段和附加段。 不同的逻辑段可以相交，甚至可以完全重叠。参 见书上图2. 8。 (3)指令指针寄存器IP 该寄存器的内容用来指明将要执行的下一条指令在 代码段中的位置。总线接口部件BIU负责修改IP寄存 器的值，使它始终指向将要执行的下一条指令。 ; (4) 标志寄存器FR FR主要用来标志运算结果的状态，以及控制CPU的 操作。各标志位定义如图2. 2所示（共有9个标志）： ; 下图是80x86微处理器的标志寄存器，从 图中可知，他们是向下兼容的。; 标志位共有9个，6个是状态标志，用来表示运算结果的 特征，包括CF、PF、AF、ZF、SF和OF；3个是控制标志， 用来控制CPU的操作，包括IF、DF和TF。 ① 状态标志： CF：进位标志，表示本次运算中最高位（第7位或第15 位）有进位或有借位。 PF：奇偶标志。 PF=1表示本次运算中低8位有偶数个“1”； PF=0表示有奇数个“1”。 AF：辅助进位标志。 AF=1表示本次运算第3位向第4位有 进位或有借位。在十进制运算中作为是否进行十进制调整 的依据。 ZF：零标志。ZF=1表示本次运算结果为零，否则ZF=0 SF：符号标志。 SF=0为正数； SF=1为负数。 OF：溢出标志。 OF=1表示本次运算结果产生溢出，否则 OF=0。所谓溢出就是指运算结果超出了相应类型数据所能;表示的范围。 ② 控制标志： DF：方向标志，用来控制串操作指令的执行。 DF=0则 串操作指令的地址自动增量；若DF=1，则自动减量。 IF：中断标志，用来控制对可屏蔽中断的响应。若IF=1 则允许CPU响应可屏蔽中断； IF=0，则CPU不能响应可 屏蔽中断。 TF：单步标志。若TF=1，则CPU进入单步工作方式， 即CPU每执行一条指令就自动产生一次内部中断；TF=0 则CPU正常执行。 8086以上的CPU其寄存器阵列如下图所示，阴 影部分是80386以上的32位微处理器的寄存器。 ;;5、8088与8086的区别;第二节 CPU的外部结构;GND 1 40 VCC AD14 2 39 AD15 AD13 3 38 A16/S3 AD12