第三章微处理器的结构及应用特性2010.pptVIP

第3章 微处理器的结构及应用特性;本章学习要点;3.1 概述 ;概述;3.1.1 CPU的功能 ;3.1.2 CPU的基本组成;;3.1.3　CPU中的主要寄存器 ;3.1.4 操作控制器与时序产生器 ;3.2 Intel 8086的编程结构;从编程结构图中可以看到，在功能上，8086分为两部分，即总线接口部件BIU(Bus Interface Unit)和执行部件EU(Execution Unit)。它们在微处理器内部担负着不同的工作任务。 这两个部件并行地工作，能使大部分取指令操作与执行指令操作重叠地进行 （即所谓“流水线”结构）。 由于EU执行的是BIU已从存储器取出的指令，所以在大多数情况下取指令的时间大大缩短，从而加快了程序的运行速度。 ; Intel 8086 微处理器编程结构图 ;3.2.1总线接口部件;总线接口部件由下列各部分组成：;3.2.2 执行部件;结构的特点;3.2.3 总线接口部件和执行部件的管理;3.2.4 8086总线周期的概念;什么是总线周期呢？; 8086的总线周期至少由4个时钟周期组成，分别以T1、T2、T3和T4表示，如图所示，T又称为状态（state）。 ;总线周期的几个阶段;;—读取指令 指令地址送入主存地址寄存器 读主存，读出内容送入指定的寄存器 —分析指令 —按指令规定内容执行指令 不同指令的操作步骤数 和具体操作内容差异很大 —检查有无中断请求 若无，则转入下一条指令的执行过程;指令周期的基本概念 ;指令周期 · CPU周期 · 时钟周期;020?? ??CLA ；累加器清0 021??? ?ADD 30 ；（AC）+（30）→AC? 022? ???STA 40 ；（AC）→(40) 023?? ??NOP ； 空操作? 024? ???JMP 21 ； 21 → PC … 030 000 006 ; 数据 … 040 存和数 ; 数据;;取出CLA指令;;二、ADD指令的指令周期 ;;三、STA指令的指令周期 ;;四、NOP指令和JMP指令的指令周期;;补充内容： 时序产生器和控制方式 ;时序信号的作用和体制 ;节拍脉冲;数据准备好后，以电位的方式送触发器 控制信号来到后，用一个脉冲信号把数据装入触发器;;时序产生器;时序产生器;时序产生器;控制方式 ;微程序控制器 ;微命令 → 指令系统 ;机器指令与微指令 ;程序计数器PC; ;硬布线控制器把控制部件看作为产生专门固定时序控制信号的逻辑电路（以使用最少元件和取得最高操作速度为设计目标） 硬布线控制的优点：速度较快；缺点：不容易修改添加新功能 微程序控制的优点：具有规整性、灵活性、可维护性等；缺点：采用存储程序原理，需要执行多条微指令，速度较慢;3.3 8086的引脚信号和工作模式;3.3.1 最小模式和最大模式的概念;3.3.1 8088的两种组态模式（续）;3.3.2 8086的引脚信号和功能 ;3.3.1 8088的两种组态模式;3.3 .2 8088的引脚信号和总线形成;3.3.2 最小组态的引脚信号;1. 数据和地址引脚;1. 数据和地址引脚（续1）;1. 数据和地址引脚（续2）;2. 读写控制引脚;2. 读写控制引脚（续1）;2. 读写控制引脚（续2）;2. 读写控制引脚（续3）;2. 读写控制引脚（续4）;2. 读写控制引脚（续5）;2. 读写控制引脚（续6）;3. 中断请求和响应引脚;3. 中断请求和响应引脚（续1）;3. 中断请求和响应引脚（续2）;4. 总线请求和响应引脚;4. 总线请求和响应引脚（续1）;5. 其它引脚;5. 其它引脚（续1）;5. 其它引脚（续2）;5. 其它引脚（续3）;“引脚”小结;“引脚”提问;3.3.3 最小模式下的系统配置;3.3.3 最小组态下的配置;（2） 8位数据总线的形成;（3） 系统控制信号的形成;8088的总线时序;8086 引脚排列图 （括号中为最大模式下的名称） ;3.3.4 最大模式下的系统配置;3.4 8086的操作和时序;补充： 8088的总线时序（续1）;3.4 8088的总线时序（续3）;3.4 8088的总线时序（续4）;最小组态的总线时序;最小模式下的总线读操作;最小模式下的总线写操作 ;存储器写总线周期;存储器写总线周期;（1） 20位地址总线的形成;（1） 20位地址总线的形成;主要的差别;3.4.1系统的复位和启动操作;8086进入复位状态各内部寄存器的初始值;启动;3.4.2 总线操作;3.4.3 最小模式下的总线保持;3.4.4 最大模式下的总线请求/允许;3.5 总线的概念及8086系统总线的构成;3.5.1 总线的功能与分类;总线具有如下特