电子技术基础数字部分第五版[康华光]4 组合逻辑电路.pptVIP

4 组合逻辑电路;教学基本要求;;组合逻辑电路：;组合电路的特点：;该章主要讨论两个基本问题：分析与设计。 ;逻辑函数的实现 ;一.用“与非”门实现逻辑函数 ;用“与非”门实现逻辑函数的步骤如下： ;例：用“与非”门实现逻辑函数F（A，B，C，D）= ;再对F两次取反，得函数的“与非—与非”式。 F（A，B，C，D）= 最后画出F的两级“与非”电路(a):;若不限制逻辑的级数，则可将F按另一方式进行变换为： F（A，B，C，D）= = = =;由此式可得一个三级“与非”电路（b）:;二．用“或非”门实现逻辑函数;用“或非”门实现逻辑函数的步骤如下： ;三．用“与或非”门实现逻辑函数;用“与或非”门实现逻辑函数F的步骤：;四．用“异或”门实现逻辑函数 ;例：实现逻辑函数 F（A，B，C）= ; 若用“与非”门实现之，可直接对上式两次求反，得： F（A，B，C）= 可见需5个“与非”门才能实现;而若用“异或”运算描述，则有：; 显然，用“异或”门比用“与非”门实现要简单得多。 ;二．组合逻辑电路的分析方法与步骤 ;分析步骤：;例1：分析下图所示的组合逻辑电路;解：由图可见该电路由五种类型的七个逻辑门组成，且：;将F作进一步的化简：; 由此可见，该电路实现“异或”逻辑功能。且当输入B、C不同时。输出F为1；B、C取相同值时，F则为0。即：这是一个判别两输入是否相等的电路。显然原电路设计不合理，该电路只需一个“异或”门便行。; ;例3： 试分析下图所示组合逻辑电路的逻辑功能。;2、列写真值表;这个电路逻辑功能是对输入的二进制码求反码。最高位为符号位，0表示正数，1表示负数，正数的反码与原码相同；负数的数值部分是在原码的基础上逐位求反。;1、逻辑抽象：根据实际逻辑问题的因果关系确定输入、输 出变量，并定义逻辑状态的含义；;例1：用“与非”门设计一个三变量的“多数表决电路” 。; 按少数服从多数的原则，函数与变量的关系是：当变量A、B、C中有两个或两个以上取值为1时，函数F的值为1；否则F的值为0。由此可知其真值表为： ;3.化简函数式，并转换成适当形式 ;4.画逻辑电路图 ;例2：某火车站有特快、直快和慢车三种类型的客运列车进出，试用两输入与非门和反相器设计一个指示列车等待进站的逻辑电路，3个指示灯一、二、三号分别对应特快、直快和慢车。列车的优先级别依次为特快、直快和慢车，要求当特快列车请求进站时，无论其它两种列车是否请求进站，一号灯亮。当特快没有请求，直快请求进站时，无论慢车是否请求，二号灯亮。当特快和直快均没有请求，而慢车有请求时，三号灯亮。;解：1、 逻辑抽象。; L0 = I0 ;4、 根据输出逻辑表达式画出逻辑图。;例3 试设计一个码转换电路，将4位格雷码转换为自然二进 制码。可以采用任何逻辑门电路来实现。;0 1 1 1;(2) 画出各输出函数的卡诺图，并化简和变换。;+;(3) 根据逻辑表达式，画出逻辑图;4.3 组合逻辑电路中的竞争冒险;4.3 组合逻辑电路中的竞争冒险;4.3.1 传输时延及影响;例：设一个两输入“与非”门的延迟时间为tpd，当B=1而A由0变到1再回到0时，输出将由1变到0再变到1，见下图所示为其输出、输入时间图; 由图可见，输入信号经过tpd后才传输到输出端，即输出对输入的响应滞后了tpd的时间。 ;4.3.2 竞争与险象的产生; 大多数组合电路都存在着竞争现象，竞争的结果有可能产生错误的输出。 ; 组合电路中，由于存在着临界竞争，电路的输出同输入之间的正常逻辑关系可能暂时被破坏，而产生短暂的错误输出。该现象称为冒险现象，简称险象。 ; 静态险象：因输入变量的变化使本应不变的输出产生毛刺。如教材134页的图4.3.1及图4.3.2所示。 动态险象：当输入有变化时，输出本应由0变为1（或由1变为0），但在变化过程中出现了毛刺，即使输出出现0—1—0—1（或1—0—1—0）型的变化。 ; 动态险象是由静态险象发展而来的，故若逻辑电路中没有静态险象则也不会有动态险象。;设输入变量B=C=1，则函数式变为： ; 由互补律知，无论A如何变化，该式的值恒为1。但这只是理想状态下得出的结论。实际情况怎样呢？现在让我们来考虑一下电路中存在延迟时间的情况，设每个门的延迟时间为tpd，则上图的时间图形象直观地说明了当A由0到1再回到0时，电路中各“与非