电工电子基础实验A第1次课第8周[数字电路实验概述].pptVIP

电工电子基础实验A第一次课;数字单元电路实验基础知识;实 验 箱 电 源;实 验 箱 电 源;实 验 箱 信 号 源;逻 辑 电 平 显 示;数 码 管 显 示;点 阵 显 示;数 字 电 路 接 线 区;外接仪器接线柱;实验箱使用注意事项;（3）将集成电路插入插座时，必须将将集成电路的缺口朝左且管脚与插座对准，如果管脚出现歪斜则应先将管脚用镊子校正，然后再插入插座。否则，将造成集成电路管脚与接线插座旁的管脚号标注不一致或遗漏管脚。 （4）起拔集成电路时，应该用起子或镊子从集成器件与插座之间插入，将器件轻轻地并保持平衡撬出。否则，极易将集成电路的管脚弄弯或损坏。;数字单元电路实验基础知识;（二）TTL数字集成电路使用规则 ;B．通常集成电路背部（印有字符）的缺口朝左时，左下脚为1脚、左上脚为最大脚号（也是接电源的Vcc脚）、右下脚为接电源GND脚。在大多数电路原理图中??画出Vcc脚和GND脚，实际使用时，必须在左上脚与右下脚间接入5V直流电源，且不可接错极性。;2、 TTL工作电源;3、管脚连接中须注意的问题;正常工作情况下输入高电平5VVIH2.5V，输入低电平0VVIL0.8V 所有输入端应按逻辑要求接入电路，不要悬空处理，否则易受干扰，破坏逻辑功能。与门和与非门的多余输入端应接高电平或并联使用（当前级驱动能力较强）。或门、或非门，多余输入端应接低电平或接地。 控制脚（置“0”、置“1”、使能等） 控制脚不能悬空不用，都应根据功能要求连接相应电平/管脚/信号。 ;（三）数字电路调测 ;（1）组合电路的静态测试;静态测试时输入信号是逐个改变的，输入变化很慢，显示的输出信号是输入电平稳定后的情况。与实际工作时的输入变化速度不同。所以，静态测试的条件与实际工作的条件不同，测试结果与实际情况也可能不同。尤其是当输入信号变化很快时，如果电路因器件延迟而产生了“竞争”或“冒险”现象，由于“竞争”或“冒险”产生的“毛刺”是非常窄的脉冲，用发光二极管是无法显示出来的。静态测试不能测出电路的“竞争”或“冒险” 。;（2）时序电路的静态测试法;（3）静态测试注意事项;2、动态测试;（1）组合电路的动态测试法;（2）组合电路的动态测试注意事项;（3）时序电路的动态测试;（4）时序电路动态测试的注意事项;（四）数电实验常见故障的分析和排除 ;1、断路故障;2、短路故障;3、集成电路芯片故障;当怀疑芯片坏了时，对于SSI或功能简单的MSI，可以通过测试它的逻辑功能，迅速做出判断。检查时，一般需要将被查对象从电路中分离出来，即将其输入、输出同其他电路断开，再根据其逻辑功能进行检查。 例如，检查一个多输入“与非”门，当其输入全“1” 时，输出应为“0”；如果有一个输入端为“0”，则输出为“1”。通过检查如果不符合上述情况，就说明该门已经损坏。 又例如，在检查8选1数据选择器时(使能端确已接好)，使地址输入分别为000～111，看输出是否分别与D0～D7相同，即可做出判断。对于复杂的MSI或LSI，可以用专用的集成电路测试仪来进行测试。;4、检查电路的一般方法;在检查电路时，应按照电路的逻辑功能进行推理分析，一步步缩小故障范围，最后找出故障加以排除。这样查错的方法，比盲目地反复检查布线要迅速、可靠得多。 对于有故障的多级电路，为了减少调测工作量，可先把可疑的范围分作两个区，通过检测，判定前后两个部分究竟哪一部分有故障；然后再将有故障的部分继续进行对分检测，直到找出故障为止。;对于CMOS电路要预防锁定效应。CMOS电路特有一种失效模式——锁定效应，也称作可控硅效应，这是器件的固有的故障现象。其原因是由于器件内部存在正反馈。消除了正反馈形成条件，即可预防锁定效应。正反馈形成条件可能是下述情况之一： 输入信号电压高于VDD或者低于VSS； 用手触摸输入引脚； 加直流信号和脉冲信号的顺序不正确。 断开电源，稍后重加电源并纠正错误的操作方法可消除锁定效应;;组合逻辑电路实验提示;谢 谢！