CMOS集成电路电流源负责的差分放大器.docVIP

2014模拟CMOS集成电路设计 -  PAGE 17 - 目 录 必做项目：与非门电路的设计 一 设计目的与指导 二 设计及过程分析 三 结果分析 四 体会 五 任务分工 选做项目：电流镜负载的差分放大器设计 一 设计目的与要求 二 设计及过程分析 三 结果分析 四 体会 五 任务分工 必做项目：与非门电路的设计 一、设计目的与指导 本项目要求基于csmc 0.35um 工艺，完成一个二输入与非门(2NAND)的电路设计。 设计要求如下： 1、为了给顶层设计留出更多的布线资源，版图中只能使用金属1 和多晶硅作为互连线，输入，输出和电源、地线等pin 脚必须使用金属1 2、版图满足设计规则要求，并通过LVS 检查 3、设计分析 分析二输入与非门（2NAND）的电路，确定器件的宽长比。 ? 设置华大九天环境 启动 Aether ? 建立自己的设计库 ? 用 Schematic Editor 画电路原理图 ? 形成符号图 ? 在 MDE 中进行电路仿真 ? 分析仿真结果，是否满足要求，若不满足要求，修正电路的参数，重新仿真。 4、版图设计 ? 用 Layout Editer 画版图 利用 Aeolus 工具进行版图验证和提取 ? DRC 规则检测 ? LVS 检查 5、Tape out ? 增加焊盘等外围电路 ? 输出 GDSII 版图结果。 二 设计及过程分析 电路原理图设计 电路原理图由两个NMOS和两个PMOS组成。两个PMOS并联，两个NMOS串联，然后将两个NMOS和两个PMOS串联起来。最后加上相应的引脚（包括input、output、inputoutput），原理图如下图所示： 在给5V电压时，对V0与V1进行直流仿真分析直到VOUT斜率变化最大值在2.5V左右。不断调节管子宽长比，直至其满足要求，测得NMOS的W/L=0.8/0.5,PMOS的W/L=2/0.5.仿真图如下图所示 生成符号图 在schematic editor工作界面，创建symbol view，生成符号图。符号图如下图所示： 符号图创建完成后，重新建立一个schematic editor，调用刚刚创建的符号图，并加上相应的输入信号，然后进行仿真，查看波形。 版图设计 打开最初的电路原理图，通过菜单栏的SDL创建版图Layout，然后进行版图的绘制，绘制过程中注意进行DRC验证。版图完成并且DRC验证通过后，进行LVS验证，若验证不成功，多次改正知道验证成功。版图如下图所示： ?? 结果分析 本次设计的最终结果是实现了一个二输入与非门的功能，功能如下： ABY001011101110四 体会 必做项目是与非门电路的设计，这算比较简单的设计了，这是集成电路设计中基本的电路。首先在开始前，做好充分的准备，尤其是理论知识是掌握，要对以前所学的知识有一个系统的了解，看到一个新问题要知道如何转化为学过的知识。由于对这个电路比较熟悉，在画电路图和分析结果时遇到的问题都能够解决，问题不大。主要是版图设计的时候问题多，通常是对版图设计不熟悉而不知道如何解决。 与非门电路的版图，虽然总体上电路比较简单，但是在版图的绘制过程之中还是要细心，注意工艺的最小线宽或者最小的距离的要求。画图过程很考验耐心与细心程度，一不小心就要出差错。所以在绘制过程中要细心。在版图的布局中要注意布局的要求，尽量能够减小面积并且避免出错。 由于这次我们三个人团队工作，所以要分工。当然，分工不是说只做这一部分，而且，如果对其他部分不了解，做自己的部分时候也会很困难。我们每个队员都要对这个课程设计有一个宏观的了解和把握，知道自己负责的部分所处的阶段，对其他队员负责的部分要有一定的了解，然后对自己负责的部分花大工夫，保质保量，不拖沓，才能使项目顺利地进行。 五 任务分工 我们组三人，主要分工如下 ：根据原理图形成符号图，最后在 MDE 中进行电路仿真并分析结果。 ： 进行版图设计 用 Layout Editer 画版图，利用 Aeolus 工具进行版图验证和提取，最后DRC 规则检测，LVS 检查。 ：启动 Aether建立设计库，用 Schematic Editor 画电路原理图并完成实训报告。 选做项目：电流镜负载的差分放大器设计 一 设计目的与要求 设计一款差分放大器，要求满足性能指标： 负载电容 对管的m取4的倍数 低频开环增益100 GBW(增益带宽积)25MHz 输入共模范围3V 功耗、面积尽量小 参考电路图如下图所示 设计步骤： 仿真单个MOS的特性，得到某W/L下的MOS管的小信号输出电阻和跨导。 根据上述仿真得到的器件特性，推导上述电路中的器件参数。 手工推导上述尺寸下的差分级放大器的直流工作点、小信号增益、带宽、输