layout注意事项---减少EMC.doc

layout 注意事项——减少EMC 数字电路的噪声与布线 模拟电路的噪声通常来自于电路板的外部，然而数字电路的噪声则往往由内部产生，因此如何降低内部噪声是数字电路板布线的首要考虑因素。在 MCU为主的系统中最敏感的信号是时序、重置和中断线路，震荡器在开机时尤为敏感。千万不要将这些线路与高电流开关线路平行，如此易于被电磁交互耦合信号 破坏。此效应容易破坏MCU经由中断码的执行，引起非预期的重置或中断。时序信号受到干扰，将造成失相(lose phase)使整个系统失去同步，由于MCU的执行是依据适当的时钟脉波，因此不要期望它们能在EMI的干扰下恢复正常操作。震荡器或陶瓷共振时 钟是一种RF电路，必须绕线以减少它的发射位准及敏感性。图15以一个震荡器或陶瓷共振器与DIP包装的例子来说明，尽量将震荡电路的配置靠近MCU，若 是震荡器或陶瓷共振器的本体很长，就放在PCB之下并将包装接地。如果震荡器在PCB之外，就将MCU放在离PCB连接器的附近，不然，就将MCU尽量摆 近震荡器以缩短绕线距离。震荡线路的地线应该连接组件可能使用最短绕线的接地脚位，电源和接地脚应该直接绕线到PCB的电源部分。图16 说明PCB 挈b的?/FONT I/O接地与I/O电缆线的解耦电容布线方式。模拟电路的噪声与布线 低阶信号(low-level signal)容易受到数字信号的干扰；如果模拟和数字信号必须混杂，要确定彼此的线路相交成90度角，这将会降低交互耦合(cross coupling)的效应。如 果模拟电路的signal reference未与数字线路隔离的话，模拟-数字转换器的讯号会受到严重的干扰，因此不可将数字电源和接地直接输入模拟-数字转换器的signal reference线路。这些脚位应直接绕线自母板的电源端之参考电压，此电压参考脚位应用 l K奥姆的电阻和l.0 ?F电容来滤波。 3W法则有 些讯号，尤其是固定周期的频率讯号，带有强烈的高频成分。当它与其它信号线太靠近时，会将这些已达RF频率的能量传到其它的信号上，带来EMI的困扰。尤 其若是被感染的信号线接往I/O的连接头时，这个问题就更加严重。这个问题其实就是前一节所提的隔线干扰。对EMI而言，通常要求信号线中心对信号线中心 的距离，维持3倍信号线宽度的距离，称为3W法则。3W法则可保持70%的电场不互相干扰。若要达到98%的电场不互相干扰，可使用10W的间距。接地的方式：一个电子设备的设计关键即在于具有强韧的与可靠的电源系统，而接地布局尤为其中关键。事实上，接地可视为所有好的PCB设计的基础。大部分的EMI问题皆可藉由良好的接地来解决。良好的接地方式是最经济有效的方式。在PCB的设计上可使用二种接地方式。但是接地方式的选择是看产品应用而定。在应用多点接地，切不可混用单点接地，除非有(isolation)式是依功能区分之子系统。讯号接地的种类有二：? 1.单点接地???? 2.多点接地单点接地：单点接地又分为串接单点接地和并接单点接地。从噪声的观点来看，串接单点接地是最差的接地方法。(因为任何导线都会呈现一些电阻，故流经这些导线的电流会使导线产生压降。)如下图： 并接单点接地：它在高频的时候会有一些危险，因为trace在高频的时候会表现电感的特性，使得高频的阻抗升高，而且接地线会产生电感性干扰的问题，如果频率很高，这一些接地导线可能形成天线将噪声幅射至外面。所以如果采用单点接地时，接地线必须可能的缩短，使其高频的阻抗变低，才不易形成天线。当组件电路和信号在1MHz以下的时候，单点接地是最好的选择。而较高之频率，power平面和trace的阻抗变的不可忽略。如果trace 的长度等于或接近信号的四分之一波长，此阻抗会是非常的高。注意:只要是trace 或ground导体具高阻抗，它就会像天线幅射RF的能量。所以，在1MHz以上的频率，一般不使用单点接地。应用单点接地之信号通常以幅射状传递，产品如：音频电路，模拟仪器，60Hz和DC power系统。多点接地：高频产品(10MHz)设计通常使用多点接地，将RF的电流并联由Ground plane机壳之地，可减低由PCB电源平面所看出来的地阻抗。意即，电路尽量找最接近的低阻值面接地，因为大的接地面有较低的电感值，故其高频阻抗也较高。所以，完整平面之低电感特性造成低的平面阻抗。在高频的电路上。，Trace的长度使电路上电感增加，约每吋15-20nH，所以愈短愈好。除了平面中之电感以外，长的trace同时也像是天线一般，特别是对clock信号和其它同期性脉波而言。将trace电感降低及减少trace造成之RF电流，可以达到良好的信号质量和RF压制 。如下图：降低接地噪声