- 1、本文档共11页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
TI-选择正确的电平转换方案
1.?简介在今天的电子电路系统中电压电平的转换基本成为了必须。例如:一
个ASIC的供电为VccA,而I/O器件的供电为VccB。为了使它们之间正
常通信,就需要一个如图1的电平转换(level-translation)方案。
输入电平限值和器件的输出电平主要根据器件采用的工艺技术和供电
。图2显示了不同的供电和元件技术的限值范围。为了成功的实现两个
器件的接口,一定要保证以下的条件:■?驱动器件的Voh必须大于接收器件的Vih■?驱动器件的Vol必须小于接收器件的Vil■?驱动器件的输出电压范围不能超过接收器件的可容忍的I/O电
压范围?
?
2.?双电源电平转换器件(Dual-Supply Level Translators)2.1?特性双电源的器件是为了满足两类总线或不同供电器件之间的异步通讯的
。这类器件采用双电源:VccA为A端(A side)供电,VccB为B端供
电。对于数据从A到B或B到A都能传输的双向的电平转换器件,方向
取决于输入pin DIR的逻辑电平。如果器件有OE控制,在OE有无效时
A端和B端的总线隔离。TI的双电源器件有各种位宽的应用并几乎覆盖了当前出现的全部的供
电应用。这些器件灵活,易用并能实现双向转换,对于许多电平转换
的应用都是理想的选择(译者注:强!)。它们的电流驱动能力可以
使其适合长线及重载的应用。SN74AVCB324245是一种32位双电源电平转换器件(由四组8位端口
组成)。图3显示了SN74AVCB324245的1.8V转3.3V的一个端口,同
时另一个端口实现3.3V到1.8V的转换。?双电源器件的优点:●?可以在不同电压结点间灵活的转换●?具有电流驱动的能力●?具有不同的位宽2.2 产品列表?表1汇总了TI的双电源产品。?
?从2004一月起TI为其双电源产品实行了一种非常容易理解的
命名规则。图4描述了SN74AVC8T245的名称解析。?
3.?开漏输出器件具有开漏输出的器件是指在输出和地之间有个N沟道的三极管(T1)
。如图5,这些器件可以用于电平转换的应用。输出电压由VccB决定
。VccB可以大于输入高电平电压(up-translate)也可以低于输入高
电平电压(down-translate)。?开漏器件对于各种电压节点间的电平转换非常有用。但是,这种电平
转换的方法存在一些缺点。例如,当输出电平为低时,N沟道三极管是
导通的,这样在VccB和GND之间有一个持续的电流流过上拉电阻
Rpullup和三极管T1。这会影响整个系统的功耗。采用较大值的上拉电阻可以减小电流。但是,但是大的阻值会使输出
信号的上升时间变慢。开漏输出器件的优点如下:●?可以用于各种电压节点的Up-translate和down-translate转
换●?可以用于“线与”方式3.1 应用举例-应用SN74LVC2G07实行电平转换?图6显示了SN74LVC2G07一个Buffer作1.8V到5V的转换,
其它的作3.3V到1.8V的转换。
?
待续.....
3.1 应用举例-应用SN74LVC2G07实行电平转换
?????? 图6显示了SN74LVC2G07一个Buffer作1.8V到5V的转换,另一Buffer作3.3V到1.8V的转换。
器件的电源电压为1.8V。它可以保证器件将输入最低的VIH识别为有效的高电平。输出上拉电阻的最小值取决于器件开漏脚的最大灌电流能力(maximum current-sinking capability Iol max)。而最大灌电流能力是受限于输出信号的最大允许的上升时间的。
Rpu(min)= (Vpu-Vol)/ Iol(max)
对于图6中的SN74LVC2G07,假设Vpu1=5V±0.5V,Vpu2=1.8V±0.15V,而且电阻的精度为5%
Rpu1(min)=((5.5V-0.45V)/4mA)×(1/0.95)=1.33kΩ
最接近的标称值为1.5kΩ。
Rpu2(min)=((1.8V-0.45V)/4mA)× (1/0.95)=394.73Ω
最接近的标称值为430Ω。
图7显示了在不同上拉电阻值的情况下具有10pF容性负载情况下的输出波形。当上拉电阻值增大后,输出信号的上升时间也增加了。
?
3.2 不要在CMOS驱动的输出端加上拉电阻
?????? 在电平转换时,系统设计者不能在CMOS器件的输出端加上拉电阻。这种作法有很多弊端,应该避免使用。一个问题是在输出为低时增加了功耗。当CMOS驱动输出为高是也会产生另一个危害。高电平的电源会通过上拉电阻对低电平电源灌电流。此时,下部的N沟道晶体管是关闭的,上部的P沟道晶体管是导通的。电流灌入低电平的电源会产生无法预料
文档评论(0)