第四章同步时序逻辑电路-.pptVIP

第四章 同步时序逻辑电路;内容： 同步时序逻辑电路概述 触发器 同步时序逻辑电路的分析 同步时序逻辑电路的设计;第一节 同步时序逻辑电路概述;2.时序逻辑电路 电路的输出不但取决于该时刻电路的输入，还取决于电路过去的输入。 ;①函数 输出函数 Zi = fi（x1，…，xn，y1，…，yu） 控制函数 Yi = gi （x1，…，xn，y1，…，yu） ;按其输入与输出的关系分为 ;按其工作方式分为 ;二、同步时序逻辑电路的描述;4.状态表：表示现态、输入与次态、输出之间 的关系。;5.状态图：用圆圈表示状态，圆圈内文字或数字 注明状态的标志，圆圈之间用箭头连接，表示状态的转换，箭头尾端圆圈内标明现态，头端为次态，箭上注明发生转移的输入条件、输出结果。;第二节 触发器; 一、R-S触发器; 状态表; 触发器特点： 1.Qn+1不仅与输入信号有关，而且于Qn有关； 2.电路具有0、1两个状态，且保持稳定； 3.稳定状态下两输出端状态Q与Q必互为相反。; 2.时钟控制R-S触发器;特点： 1.时钟信号决定触发器状态转换的时刻； 2.输入信号决定触发器转换后的状态； 3.CP=0时，状态稳定不变，CP=1时，触发器状态随RS的状态翻转：R为复位端，S为置位端，且R、S不能同时为1。; 2.主从R-S触发器; 二、D触发器; 2.维持阻塞型D触发器;特点： 1.只有cp上升沿到来时才会改变触发器的状态； 2.cp=1期间，由于维持阻塞的作用，使D信号无效，有效避免了“空翻”现象； 3.可作数据保存电路，即D锁存器。; 三、JK触发器; 四、T触发器 将JK触发器的J、K端相连（T=J=K），即为T触发器;同步时序逻辑电路设计举例;作原始状态表;状态编码;状态方程： y2n+1 = y1nx y1n+1 = x;电路自恢复功能检测;例：上题有多余状态“01”，所以需检测。 ;分析： 进入“01”状态后，输入x=0或x=1都可进入正常工作状态； 但输入x=1后，输出z=1，错误。 ;例2.用D触发器设计一个三位串行奇偶校验电路，当电路串行接收了三位二进制数，如果1的个数是偶数，在收到第三位数时，电路输出为1；其余情况下均为0。每三位二进制数为一组，在收到第三位数码后，??路返回初始状态，准备接收下一组数。;画原始状态表;得最大等效类(A),(B),(C),(D,G),(E,F) ;00 01 11 10;激励方程： D3=y2+y3x D2=y3y2 D1=y3y2x+y3y2x;现态;练习：用JK触发器和门电路设计一个串行加法器，以实现最低位在前的两个串行二进制整数相加，输出为最低位在前的两数之和，其进位将寄存在串行加法器中，以便在下个cp脉冲到来时与高一位的被加数及加数相加。