CRC实验报告2011_06_16.docVIP

PAGE  PAGE - 23 - 数电实验报告 题 目 CRC校验原理仿真实验 班 级 姓 名 刘 奎 学 号 2903003015 时 间 2011年5月25日 地 点 英才实验学院创新实验室 指导教师 李尚泽 摘要 本实验利用循环校验码（CRC）校验原理通过对通信系统发射端的原始数据生成CRC校验位，并按照RS-232的传输协议组帧，在传输过程中加入随机的噪声，在接收端对RS-232传输帧格式进行解析，并完成CRC校验。整个过程在Modelsim上仿真实现。 关键词 CRC校验 仿真 目录 实验原理与任务……………………………………………………2 设计思路、方法及方案……………………………………………3 FPGA模块程序设计与仿真…………………………………………3 结束语………………………………………………………………4 附 录 ………………………………………………………………………4 第一章 实验任务与原理 1、任务指标 利用VHDL完成16比特CRC校验程序的设计，并能利用modelsim仿真得到电路的时序波形。 2、实验要求 在了解CRC校验原理的前提下，在发送端对原始数据生成CRC校验位，并按照RS-232的传输协议组帧，在接收端对RS-232传输帧格式进行解析，并完成CRC校验。整个过程在Modelsim上仿真实现。 3、原理阐述 循环校验码（CRC）是数据通信领域中常用的一种差错校验码，其特点是信息字段和校验字段的长度可以任意选定。 生成CRC校验码的基本原理：任意一个由二进制位串组成的代码都可以和一个系数仅为‘0’或‘1’的多项式一一对应，例如‘1010111’对应的多项式为。 CRC码集选择的原则：若设码字长度为N，信息字段长度为K，校验字段长度为R，则N=K+R；对于CRC码集中的任一码字，存在且仅存在一个R次多项式g(x)使得： 其中m(x)为K次信息多项式，r(x)为R-1次校验多项式，g(x)称为生成多项式。V(x)为发送的信息加码字多项式。 发送方通过指定的g(x)产生CRC码字，接收方则通过g(x)来验证CRC码字，若传输码字多项式V(x)能除尽g(x)，则传输正确。 本实验使用CRC-CCITT标准进行仿真，其生成多项式为： CRC校验采用多项式除法实现，若V(x)能除尽g(x)，则传输正确，否则错误。实现结构上，在发送端进行CRC-CCITT标准编码，在接收端将信源数据与编码字串行输入与发送端相同的CRC编码器，若编码字为全零，则无传输错误，否则，传输出错。 接收端CRC校验时序与发送端相同，区别只在于无需顺序移出CRC编码字，只需判断是否为全零即可。 引入的噪声来源为随机产生的比特序列，与帧解析的数据输出进行异或，其原理为dout与0异或仍为dout，dout与1异或为~dout，因此噪声序列只需随机引入几个1即可实现传输错误的模拟。 第二章 设计思路、方法及方案 1、框图结构说明 由上述原理分析，我们设计出如下框图的系统结构。 图一 CRC校验系统结构 CRC编码采用如 REF _Ref290563773 \h \* MERGEFORMAT 图2所示的结构实现。 图二 CRC编码实现结构 系统引入噪声的系统图如下 图三 引入噪声仿真结构图 FPGA模块程序设计与仿真 程序模块 见附录，此处不作累述。 程序仿真波形图 图四 系统输入输出波形图 图五 发送端CRC编码时序图 结束语 收获 经过此次实验，掌握了CRC编码的相关知识，熟练的运用了VHDL语言编写程序。 改进意见 希望老师能具体讲解组帧与帧解析的相关知识。 附录： 1、系统程序 CRC系统程序 library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity crc16 is port(clk,rst,en:in std_logic; din:in std_logic; din_dv:in std_logic; error:out std_logic ); end crc16; arc