- 1、本文档共7页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
EDA复习提纲(有答案)安徽农业大学(12电气龙凤兰)
第1章
什么是EDA技术?什么是狭义EDA?什么是广义EDA?P1
EDA 技术是一门迅速发展起来的新技术。EDA 设计就是设计人员在计算机 上通过特定功能的软件开发工具,以全自动或半自动化方式按要求完成电子系统 的设计。
狭义EDA 技术就是以大规模可编程逻辑器件为设计载体,以硬件描述 语言为系统逻辑描述的主要表达方式,以计算机、大规模可编程逻辑器件的开发 软件及实验开发系统为设计工具,通过有关的开发软件,自动完成用软件的方式 设计的电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、 逻辑布局布线、逻辑仿真,直至完成对于特定目标芯片的适配编译、逻辑映射、 编程下载等工作,最终形成集成电子系统或专用集成芯片的一门新技术。简单的 说狭义EDA 技术也就是使用EDA 软件进行数字系统的设计。
广义EDA 技术就 是通过计算机及其电子系统的辅助分析和设计软件,完成电子系统某一部分的设 计过程。
利用EDA技术进行电子系统设计的最终目标是什么?P2
IEEE标准化的HDL语言有哪两种?P3
VHDL和Verilog
EDA开发设计流程的步骤?其中设计输入有哪些方法?什么是综合?什么是适配?什么是功能仿真?什么是时序仿真?P5~8
步骤:设计目标、设计输入、功能仿真、综合优化、综合后仿真、实现或
适配、时序仿真、设计下载、系统调试以及验证等。
设计输入方法:图形输入、硬件描述语言代码文本输入。
综合:表面含义:把抽象的实体结合成单个或统一的实体。
电子设计领域:将用行为和功能层次表达的电子系统转换为低层次的
便于具体实现的模块组合装配的过程。
适配:指将综合生成的逻辑网表描述为具体CPLD芯片的实现过程。
功能仿真:是对HDL、原理图描述或其他描述形式的逻辑功能进行测试模
拟,以了解其实现的功能是否满足原设计要求的过程。
时序仿真:接近真实器件时序性能运行特性的仿真。
可编程逻辑器件有哪些分类方法?各可分为哪几类?P10
集成度分:低集成度芯片、高集成度芯片;
结构:乘机项结构器件、查找表结构器件;
编程工艺:熔丝型、反熔丝型、EPROM型、EEPROM型、SRAM型、Flash型。
简单PLD中的PROM和GAL在结构上有何异同?P12
在“与—或”阵列结构上均为与阵列可编程,或阵列固定的结构;
GAL对PROM的I/O结构作出了改进,输出部分增加了输出逻辑宏单元,使PLD器件在组合逻辑和时序逻辑的可编程或可重构性能都成为可能。
CPLD器件的最基本可编程单元是什么?由哪几部分组成?P14 LAB
来自作为通用逻辑输入的PIA的36个信号;
来自全局控制信号,用于寄存器辅助功能;
从I/O引脚到寄存器的直接输入通道。
FPGA器件的最基本可编程单元是什么?由哪几部分组成?P17 LUT
9.CPLD的内部结构组成?P14
FB、宏单元、快速连接开关矩阵、IOB。
FPGA的内部结构组成?P17
FPGA 由6 部分组成,分别为可编程输入/输出单元、基本可编程逻辑单元、 嵌入式块RAM、丰富的布线资源、底层嵌入功能单元和内嵌专用硬核等。
查找表原理?P16
查找表(Look-Up-Table)简称为 LUT,LUT 本质上就是一个 RAM。 目前 FPGA 中多使用4 输入的LUT,所以每一个LUT 可以看成一个有4 位地址线的 RAM。 当用户通过原理图或 HDL 语言描述了一个逻辑电路以后,PLD/FPGA开发软件会自动计算逻辑电路的所有可能的结果,并把结果事先写入 RAM,这 样,每输入一个信号进行逻辑运算就等于输入一个地址进行查表,找出地址对应 的内容,然后输出即可。
JTAG边界扫描测试技术的作用?使用哪几个引脚?JTAG端口的用途?P20
作用:提供了有效的测试引线间隔致密的电路板上集成电路芯片的能力;
以下五个引脚:
测试数据输入(Test Data Input) :测试指令和编程数据的串行输入引脚。数据在TCK的上升沿移入
测试数据输出(Test Data Output) :测试指令和编程数据的串行输出引脚,数据在TCK的下降沿移出。如果数据没有被移出时,该引脚处于高阻态。
测试模式选择(Test Mode Select) :控制信号输入引脚,负责TAP控制器的转换。TMS必须在TCK的上升沿到来之前稳定。
测试时钟输入(Test Clock Input) :时钟输入到BST电路,一些操作发生在上升沿,而另一些发生在下降沿。
测试复位输入(Test Reset Input) :低电平有效,异步复位
文档评论(0)