4第四章存储器(lxl)选读.ppt

第４章 存 储 器;主要内容;一、存储器的分类：包括各种不同的分类方式，不同存储器的对比;重点及难点;存储器;4.1 概 述;(1) 存取时间与物理地址无关（随机访问）;4.1;4.1;磁盘、磁带、光盘 ;;多级存储系统可以实现的前提: 程序运行时的局部性。 时间局部性： 在一小段时间内，最近被访问过的程序和数据很可能再次被访问。 空间局部性： 在空间上，这些被频繁访问的程序和数据往往集中在一小片存储区。 访问顺序局部性： 在访问顺序上，指令顺序执行比转移执行的可能性大（约5:1）; 如果按照使用的紧迫与频繁程度，合理的把程序和数据分配在不同的存储介质中。选用生产与运行成本不同、存储容量不同、读写速度不同的多种存储介质，组成一个统一的存储器系统，使每种介质都处于不同的地位，起到不同的作用，充分发挥各自在速度、容量、成本方面的优势，从而达到最优性能价格比。 例如：用容量最小、速度最快的SRAM芯片组成CACHE， 用容量较大、速度适中的DRAM芯片组成主存储器 （核心） 用容量特大、速度极慢的磁盘设备构成辅助存储器。;高;;缓存;（1）一致性原则： 处于不同存储器中的同一个数据应保持相同的值。 （2）包含性原则： 处在内层（距离CPU近）的数据一定被包含在其外层的存储器中，反之则不成立。 （即内层存储器中的全部数据，是其相邻外层存储器中一部分数据的复制品。）;4.2 主存储器 ;1. 主存的基本组成;2. 主存和 CPU 的联系;2. 主存和 CPU 的联系; 主存各存储单元的空间位置是由单元地址号来表示的。;字地址 ;(1) 存储速度;4. 主存的技术指标;指标;芯片容量;二、半导体存储芯片简介;存储芯片片选线的作用;2. 半导体存储芯片的译码驱动方式;0,0;A; 三、随机存取存储器 ( RAM ) ; 三、随机存取存储器 ( RAM ) ;A′;;静态六管MOS的特点; (2) 静态 RAM 芯片举例; ② Intel 2114 RAM 矩阵 (64 × 64) 读;;第一组;第一组;;;;;;A3;;第一组 ;第一组 ;第一组 ;第一组;第一组 ;第一组 ;第一组 ;A;A;DD;单元;A9;1;A9;A9;A9;A9;A9;A9;A9;;;; (3) 动态 RAM 时序; (4)动态RAM的刷新;注意刷新与重写的区别。;对主存的访问; (4) 动态 RAM 刷新;tC = tM + tR;2ms;③ 分散刷新与集中刷新相结合（异步刷新）; 3. 动态 RAM 和静态 RAM 的比较; 四、只读存储器（ROM） ; 四、只读存储器（ROM） ; 四、只读存储器（ROM） ; 四、只读存储器（ROM） ; 3. EPROM (多次性编程 ) ; 3. EPROM (多次性编程 ) ;…; 4. EEPROM (多次性编程 ) ;5. Flash Memory (闪速型存储器) ;字编址：每个字一个地址 字节编址：每个字节一个地址; 五、存储器与 CPU 的连接 ; 五、存储器与 CPU 的连接 ; 五、存储器与 CPU 的连接 ; 用 1K × 4位 存储芯片组成 1K × 8位 的存储器; (2) 字扩展（增加存储字的数量）; (3) 字、位扩展; 2. 存储器与 CPU 的连接 ;例4.1 解: ;(3) 分配地址线;;半导体存储器逻辑设计;存储器寻址逻辑;64KB;3.连接方式;3.连接方式;练习：已知CPU共有16条地址线、8条数据线，用MREQ*（低电平有效）作为访存控制信号，用R/W*作为读写命令信号。现有存储芯片：ROM 有2K×8和8K ×8两种，RAM有1K×4、2K ×8和16K×1及 74LS138译码器和其它门电路。 　　　试从上述规格中选用合适芯片，画出主存和CPU连接图。要求主存地址空间分配如下： 　（1）最小4K空间为系统程序区 　（2）4096~16383为用户程序区。 　　并说明选用哪类储存芯片？选几片？;根据要求最小4K系统空间及CPU数据线为8条可选2片2K×8的 ROM芯片； 而用户程序区的地址为4096~16383表明共用12K的存 储空间可选用6片2K×8的RAM芯片。;(1) 写出对应的二进制地址码;例 4.3 设 CPU 有 20 根地址线，8 根数据线。 并用 IO/M 作访存控制信号。RD 为读命令，