1_第一讲_基础知识选读.ppt

模拟CMOS集成电路设计Design of Analog  CMOS Integrated Circuit;第一讲 基础知识;1.1 概 述; 1、为什么需要模拟集成电路？;（2）为什么要集成 电子（便携）设备的需求 —减小尺寸、重量 —降低功耗 —提高可靠性 系统集成的需求 —SOC （System on a chip） —模拟/混合信号集成电路设计的需要;（3）模拟/混合信号IC发展趋势和主流应用方向; 2、集成电路工艺;CMOS工艺; 3、 模拟集成电路设计流程;单元库;1.2 金属氧化物半导体晶体管（MOSFET);MOSTET，导电性由电容控制的器件。 电容上的电压用来控制导电沟道电流强度。 氧化层构成控制电容;MOS晶体管的版图和电路符号;13;1.3 MOS管工作原理;（一）NMOS管工作原理;（2）当VGS0，VGB0，VDS＝0 衬底中的电子受到吸引，向衬底表面运动；空穴受到排斥，向衬底内部运动。向上运动的电子与表面的空穴复合，形成了一层耗尽层，形成一个栅极指向衬底的垂直电场EV 。 随着VGS的升高，电场EV越来越强，表面层吸引的电子越来越多，耗尽层也越来越厚。;当VGS 增大到一定值时，在耗尽层和绝缘层之间形成一个N型薄层，称为“反型层”。 该反型层将漏极和源极两个N＋有源区连通，构成了源漏之间的导电沟道。 刚好产生反型层所需的VGS电压称为阈值电压或开启电压（Vth）。 VGS电压越大，电场EV越强，吸引的电子越多，导电沟道就越厚。 导电沟道出现后，若VDS=0，还不能产生沟道电流。;（3）当VGS0，VDS0 如果VDS 0，则电子从源极向漏极移动，产生了沟道电流ID。 同时，由漏极沿沟道至源极将产生压降，栅极与沟道中各点的电压差不再相等，栅极与源极之间的电压VGS最高，和漏极之间的电压VGD最低。 沟道中垂直方向的电场EV沿源极到漏极的方向逐渐变弱，导致沟道越来越窄。;漏极电位进一步上升， 当VDS≥VGS－VTH时，即VGDVTH，漏极的反型层消失，出现由耗尽层构成的夹断区。 电子沿沟道从源极向漏极运动，达到夹断区边缘时，受夹断区强电场的作用，很快漂移到漏极。 VDS的变化主要体现在夹断区上，对沟道长度和沟道内的场强影响不大，因此可以近似认为沟道电流保持恒定。;2、NMOS 管IV特性推导与分析;沿沟道x点处的电荷密度为：;在整个沟道长度内积分得：;A）当;C）当;因此：;（二）PMOS管工作原理 1、工作原理; 当VSD0，开始有电流。电流的方向从源到漏。沟道电流随VSG增加而增加。 当VSG＜VTH时，截止； 当VSD＜VSG－VTH时，PMOS工作在线性区； 当VSDVSG－VTH时，PMOS工作在深线性区； 当VSD≥VSG－VTH时，沟道被夹断，PMOS进入饱和区，电流相对恒定。 ;2、IV特性;（三）跨导 MOS管工作时，其漏极电流受过驱动电压控制，定义 跨导为电压转换电流的能力：;截止区： 深线性区： 线性区： 饱和区：;（五）对NMOS和PMOS工作状态的判别;（六）二级效应－体效应－沟道长度调制效应－亚阈值导电性－短沟道效应;1、体效应（背栅效应）;2、沟道长度调制效应;3、亚阈值导电性;（七）MOS器件电容;（八）NMOS小信号模型;1、沟道长度调制效应等效模型 由于沟道长度调制，其漏电流的变化和VDS成线性关系， 因此可以用一个线性电阻r0来等效沟道长度调制效应：;用D、S之间的电流源来模拟体效应，其电流值为 其中，;3、完整的MOS小信号模型;（九）PMOS小信号模型