微机原理与接口技术课程设计 秒表课程设计报告.doc

2009-2010学年第二学期 微机原理与接口技术课程设计 2402070413/2402070417 微机原理与接口技术 课程设计报告 设计名称： 秒 表 专 业： 计算机科学与技术 班 级： 2 4 0 2 0 7 0 4 姓 名： * * * * 学 号： ********** 指导教师： ********* 2010 年 06 月 09 日 课程设计名称：秒 表 秒表的设计要求以及实验平台 要求： 1.计时秒表，具有秒和百分之一秒的计时功能； 2. 可以在试验箱中的LED晶体管显示计时结果； 3.具有键控启/停功能，而且可以随时通过键盘复位，清零。 平台： TD-PIT+ 秒表设计整体思路 本秒表的定时由8253完成，1MHZ的时钟电路作为8253的CLK，让8253输 出40HZ的方波，作为中断源向CPU请求中断，由中断服务程序负责对七段数码管的显示，以及对中断次数进行计数，每40次中断时间增加1秒。在对七段数码管的显示上，由8255作为七段数码管的数据源，A口输出显示数码的代码，B口输出负责选择显示的数位（十位还是个位） 实现芯片以及芯片的功能 1.8255A并行接口 （一）8255A的引脚及功能 8255A是一个采用NMOS工艺制造的40个引脚的双列直插式组建， 其外部引脚如下图所示： 功能：8255A具有面向主机系统总线和面向外设两个方向的连接能力，即通过8255A，CPU可直接同外设相连接，负责CPU和外设之间的数据传送。 1、面向系统总线的信号线 D0~~D7：双向数据线;CPU通过它向8255A发送命令、数据；8255A通过它向CPU回送状态、数据 /CS：选片信号线，该信号线低电平有效，由系统总线经I/O地址译码器产生 A1、A0：芯片内部端口地址信号线，与系统地址总线地位相连 /RD：读信号线，该信号低电平有效，CPU通过执行IN指令，发读信号将数据或状态信号从8255A读至CPU /WR：写信号线，该信号低电平有效，CPU通过执行OUT指令，发写信号，将命令或数据写入8255A RESET：复位信号线，该信号高电平有效。 2、面向I/O设备的信号线 PA0~~PA1:端口A的输入/输出线、PBO~~PB7:端口B的输入/输出线、PC0~~PC7:端口C的输入/输出线，这24根信号线均可用来连接I/O设备，通过它们传送数字量信息或开关量信息 （二）内部结构 数据总线缓冲器 读/写控制逻辑 A组和B组控制电路 数据端口A、B、C （三）8255的工作方式 方式0—基本输入/输出方式;方式1—选通输入/输出方式;方式2—双向输入/输出方式 2.8254可编程定时器/计数器 （一）8253定时/计数器的引脚及功能 8253是NMOS工艺制成，采用单一+5V电源，24引脚双列直插式封装，外部引脚如下所示 1、8253与CPU的接口引线 D7~D0:双向数据线：可直接与数据总线相连，用于传递各种数据信息 /WR：写信号，输入，低电平有效，用于控制CPU对8253的写操作 /RD：读信号，输入低电平有效。用于控制CPU对8253的读操作 A1、A0：地址线，输入信号 /CS：片选信号，输入信号，低电平有效。当/CS为0时，8253被选中，允许CPU对其进行读/写操作 2、8253与外设的接口引线 D7D6D5D4D3D2D1D0SC1SC0RW1RW0M2M1M0BCDCLKO~CLK2：时钟输入信号；GATE0~GATE2：门控输入信号；OUT0~OUT2：计数输出端 3、定时与计数方式 （二）内部结构 数据总线缓冲器 读/写逻辑电路 控制字寄存器 计数器 （三）8253方式控制字 定时/计数器8253的每个计数通道根据CPU发命令写入控制寄存器的控制字确定工作方式和计数格式。8253控制字的格式如下所示： D7、D6:计数器选择位SC1、SC0。8253的3个计数器相互独立，并且都有一个控制寄存器。但这三个控制寄存器占用同一个端口地址，即A1A0=11 D5、D4：读/写指示位RW1、RW0。CPU向某个计数器写入初值和读取它们的当前值时不同的格式 D3、D2、D1：工作方式选择位M2、M1、M0。8253有6种工作方式，