研究生课程考试试题标准答案和评分标准模板.doc

西安邮电学院研究生课程考试试题标准答案及评分标准 PAGE  第page6页 共 numpages6页 西安邮电学院研究生课程考试试题标准答案及评分标准 （2011—2012学年第二学期） 课程名称数字信号处理的FPGA实现试卷类型A卷专业年级电子、通信工程一年级研究生考试时间（分钟）120分钟 一、简述题（共 30 分，每小题 15 分）（段前0.5行、小四号黑体） 1. 简述FPGA和DSP芯片在数字信号处理具体应用中的区别。 2. 简述 ALTERA signal tap工具的理解。 二、论述题（共 30 分，每小题 15 分） 1．硬件验证与软件仿真在实际使用中有何区别，并举例说明？ 2．论述Wimax系统的组成及功能。 三、创新设计题（共 40 分，每小题 20 分） 1. 设计DSP Bulider使用流程。 2. 设计 一基于2FFT（2048 point）的FPGA设计架构图 。 试题标准答案及评分标准 1. 简述FPGA和DSP芯片在数字信号处理具体应用中的区别。 DSP基本是串行的，并行程度有限，但是编程调试要容易许多；FPGA可以在资源允许的前提下，尽量的提高硬件的并行程度，但是其面向更低的逻辑层，因此设计和调试都要复杂，尤其是并行程序调试，现在还没有好的解决方案；DSP易于实现一些复杂的信号处理算法，目前的高端FPGA都集成了DSP核。 DSP与FPGA性能比较： DSP内部结构使它所具有的优势为:所有指令的执行时间都是单周期,指令采用流水线,内部的数据、地址、指令及DMA(Direct Memory Access直接存储器存取)总线分开,有较多的寄存器。与通用微处理器相比,DSP芯片的通用功能相对较弱些。DSP是专门的微处理器,适用于条件进程,特别是较复杂的多算法任务。在运算上它受制于时钟速率,而且每个时钟周期所做的有用操作的数目也受限制。例如TMS320C6201只有两个乘法器和一个200 MHz 的时钟,这样只能在每秒完成400M的乘法。将模拟算法、具体指标要求映射到通用DSP中,比较典型的DSP通过汇编或高级语言如C语言进行编程,实时实现方案。如果DSP采用标准C程序,这种C代码可以实现高层的分支逻辑和判断。例如通信系统的协议堆栈,这是很难在FPGA上实现的。从效果来说,采用DSP器件的优势在于:软件更新速度快,极大地提高了系统的可靠性、通用性、可更换性和灵活性,但DSP的不足是受到串行指令流的限制。 FPGA有很多自由的门,通过将这些门连接起来形成乘法器、寄存器、地址发生器等等。这些只要在框图级完成,许多块可以从简单的门到FIR(Finite Impulse Response 有限冲激响应)或FFT(Fast Fourier Transform 快速傅里叶变换)在很高的级别完成。但它的性能受到它所有的门数及时钟速度的限制。例如,一个具有20万门的Virtex 器件可以实现200MHz时钟的10个16位的乘法器。 FPGA包含有大量实现组合逻辑的资源,可以完成较大规模的组合逻辑电路设计;与此同时,它还包含有相当数量的触发器,借助这些触发器,FPGA又能完成复杂的时序逻辑功能。通过使用各种EDA (Electronic Design Automatic 电子设计自动化)工具,设计人员可以很方便地将复杂的电路在FPGA中实现。象微处理器一样,许多FPGA可以无限的重新编程,加载一个新的设计方案只需要几百毫秒。甚至现场产品可以很简单而且快速的实现。这样,利用重配置可以减少硬件的开销。 2. 简述 ALTERA signal tap工具的理解。 调试FPGA 是一个比较艰巨的任务，设计越是复杂，则在验证设计上所花的时间和金钱就越多。为了能让产品尽快地占领市场，我们必须尽可能地减少验证时间。此时，验证工具的优势就体现出来了。Altera 的SignalTap II 逻辑分析仪是Altera StratixII、Stratix、StratixGX、Cyclone、Cyclone II、APEX II、APEX 20KE、APEX 20KC、APEX 20K、Excalibur、Mercury 等系列FPGA 的在线、片内信号分析工具。与硬件逻辑分析仪相比，SignalTap 具有成本低廉、使用方便、灵活性大等特点。 　 SignalTap II 是一款功能强大且极具实用性的FPGA片上debug工具软件，它集成在altera公司提供的FPGA开发工具Quartus II中SignalTap II全称SignalTap II Logic Analyzer是第二代系统级调试工具，可以捕获和显示实时信号，观察在