8位比较器课程设计.doc

武汉理工大学能力拓展训练设计说明书  PAGE 11 8位比较器的设计 1 设计任务和要求 1.1设计任务： 运用EDA的相关技术和方法完成8位数值比较器的设计，并设计相关简单的电路，完成指定的功能。同时运用VHDL或者Verilog语言编写程序，并在Quartus软件中进行程序编辑、编译、调试和仿真。 1.2设计要求 在设计过程中，在完成设计任务的基础上，需注意课程设计说明书是按学校“课程设计工作规范”中的“统一书写格式”撰写，具体包括： 1）目录的设计； 2）比较器相关的理论分析、归纳和总结； 3）8位比较器的结构组成、原理分析及真值表。 4）程序设计框图、程序代码（含注释）； 5）给出程序中主要函数或者语句的功能说明和使用说明； 6）给出程序仿真运行结果和图表、以及实验结果分析和总结； 7）课程设计的心得体会（至少500字）； 8）参考文献； 9）其它必要内容等。 2 8位比较器的设计 2.1 比较器的基本原理 在数字系统中，特别是在计算机中常需要对两个数的大小进行比较。数值比较器就是对两个二进制数A、B进行比较的逻辑电路，比较结果有三种情况：AB、AB、以及A=B三种情况。首先我们来讨论1位数值的比较： 1位数值比较器是多位比较器的基础。生活中在进行比较器的设计时一般都用集成数值比较器，而集成数值比较器以1位数值比较器的原理来设计的。当A、B都是1位数时，它们只能取0或1两种值，由此可以写出1位数值比较器的真值表，如表2-1所示。 表2-1 一位数值比较器的真值表 由真值表可得到如下逻辑表达式： （2-1） 由以上逻辑表达式可画出图2.1所示的逻辑电路图。 图2.1 一位数值比较器的逻辑电路图 2.2 比较器的设计 如图2.2所示为集成数值比较器74HC85。集成数值比较器74HC85是4位数值比较器， 图2.2 4位数值比较器74HC585逻辑符号 其功能如表2-2所示，输入端包括A3～A0与B3～B0，输出端为，以及扩展输入端为和。扩展输入端与其他数值比较器的输出连接，以便组成位数更多的数值比较器。 表2-2 4位数值比较器 74HC585的功能表 从表中可以看出，两个4位数的比较式从A的最高位A3和B的最高位B3进行比较，如果它们不相等，则该位的比较结果可以作为两数的比较结果。若最高位A3=B3，则再次比较次高位A2和B2，依次类推。显然，如果两数相等，那么，必须将比较器进行到最低位才能得到结果。若仅对4位数进行比较时，应对进行适当的处理，即,。 由于题目要求是进行8位数值比较器的设计，因此需两块74HC85比较器。图所示为两个4位数值比较器串联而成为1个8位的数值比较器，C0片是比较低位C1片是比较高位。对于比较8位数值，比较原理和1位的相同。由于采用74HC85比较器，故需将8位数值分成两个4位数值，即高4位和低4位来进行比较。在比较过程中，若高4位相同，它们的大小则由低4位的比较结果确定。因此，低4位的比较结果应作为高四位的条件，即低4位的比较器的输出端应分别与高4位比较器的扩展输入端连接。根据74HC85的真值表的前8行可知，若A与B不相等，此时比较器都会有输出，输出结果与扩展端无关。而后6行是比较多位数值所用，当此比较器A与B对应位相等时，需要扩展端的输入才能决定其大小关系。根据8位比较器的原理则高4位的扩展端与低4位输出连接的对应关系如图2.3所示。 图2.3 串联方式扩展数值比较器的位数 3 程序设计 3.1 程序流程图 由原理已知，8位数值的比较是从A的最高位A7和B的最高位B7进行比较，如果它们不相等，则该位的比较结果可以作为两数的比较结果。若最高位A7=B7，则再次比较次高位A6和B6，依次类推。而在编程时系统在对于8位2进制数是可以自行比较的，当输入A和B后，系统进行判断。如果AB，则f1=1输出，程序结束，否则继续判断A是否等于B，是则f2=1，否则AB即f3=1。因此根据上述可得到流程图如3-1所示： 图3.1 系统流程图 3.2 程序代码 这次设计采用的是VHDL语言。VHDL 的英文全名是 Very-High-Speed Integrated Circuit Hardware Description Language，诞生于 1982 年。1987 年底，VHDL被 IEEE 和美国国防部确认为标准硬件描述语言。 VHDL主要用于描述数字系统的结构，行为，功能和接口。除了含有许多具有硬件特征的语句外，VHDL的语言形式和描述风格与句法是十分类似于一般的计算机高级语言。VHDL的程序结构特点是将一项工程设计，或称设计实体（可以是一