数电部分第4章组合逻辑电路.ppt

第四章 组合逻辑电路;掌握组合逻辑电路的分析和设计方法。 了解组合逻辑电路的竞争冒险现象及其消除方法。 学会使用常见的组合逻辑电路及其集成芯片;4.1 组合逻辑电路的分析与设计 ;组合电路的研究内容：;4.1.1 组合逻辑电路的分析;例 1：分析下图的逻辑功能;(2) 应用逻辑代数化简; (3) 列逻辑状态表;(1) 写出逻辑式; (2) 列逻辑状态表;例 3：分析下图的逻辑功能;B;4.1.2 组合逻辑电路的设计;例1：设计三人表决电路,多数人同意，通过；否则不通过。;(2) 由状态表写出逻辑式;(4) 根据逻辑表达式画出逻辑图。;;例2：设计8421BCD码检验电路，要求当输入量DCBA≤2，或7时，电路输出F为高电平，试用最少的2输入与非门设计该电路。;0 0 0 0 0 1 1 0 0 0 1 1 2 0 0 1 0 1 3 0 0 1 1 0 4 0 1 0 0 0 5 0 1 0 1 0 6 0 1 1 0 0 7 0 1 1 1 0 8 1 0 0 0 1 9 1 0 0 1 1;(4) 根据逻辑表达式画出逻辑图。;4.2 组合逻辑电路的竞争冒险;4.2.1 产生竞争冒险的原因;4.2.2 竞争冒险的消除;4.3 编码器;例：设计一个键控8421BCD码编码器。;（2）由真值表写出各输出的逻辑表达式为： ;重新整理得： ;（4）增加控制使能标志GS ：; 从上面例子不难看出，编码电路实质上就是实现用二进制表示信息和符号的电路，编码器按功能课分为二—十进制编码器，二进制编码器等；按信号有无权限级别又分为普通编码器和优先编码器。;4.3.1 二进制编码器;(1) 分析要求： 输入有8个信号，即 N=8，根据 2n ? N 的关系，即 n=3，即输出为二位二进制代码。; I0;由真值表写出逻辑式得到：;利用约束项化简，得：;0 0 1; 把上式逻辑式并转换成“与非”式; (4) 画出逻辑图; 当有两个或两个以上的信号同时输入编码电路，电路只能对其中一个优先级别高的信号进行编码。; 集成优先编码器举例 ——74148（8线-3线） 注意：该电路为反码输出。EI为使能输入端(低电平有效)，EO为使能输出端(高电平有效) ，GS为优先编码工作标志(低电平有效)。 ;G1,G2,G3组成控制电路。;由逻辑图写出输出的逻辑式，得到：;表4.3.3 74LS148电路的功能表;74LS148的逻辑功能描述：;　　(2) 编码输出端　　　　　 ：从功能表可以看出，74LS148编码器的编码输出是反码。; （3） 选通输入端：只有在 = 0时，编码器才处于工作状态；而在 = 1时，编码器处于禁止状态，所有输出端均被封锁为高电平。;允许编码，但无有效编码请求 ;74LS148优先编码器管脚图; 编码器的应用 ;74LS148(1);74LS148(1);2．组成8421BCD 编码器; 二—十进制优先编码器74147 ;4.4 译码器;　　常用的译码器有二进制译码器、二-十进制译码器和显示译码器等。;4.4.1 二进制译码器;译码输入端; 可见，Y0～Y7是A2、A1、A0这三个变量的全部最小项的译码输出。;表4.4.1 74LS138的功能表;二进制译码器—74LS138; ★ 构成逻辑函数最小项发生器;例1 用译码器74138实现组合逻辑电路F（X,Y,Z）=∑m(2,3,6,7) ;(4) 将2，3，6，7的输出作为与非门输入，便得到逻辑函数F;例2 用74138译码器实现一位减法器;（2）写出表达式并化简;（3）画逻辑图;★译码器的扩展——用两片74138扩展为4线—16线译码器;D3 =0时，片(1)工作，片(2)禁止 ;★由74LS138译码器构成的数据分配器 ;4.4.2 二—十进制译码器;根据逻辑图得到：; 二-十进制译码器74LS42的真值表;4.4.3 数字显示译码器;g;2．七段显示译码器7448 七段显示译码器7448是一种与共阴极数字显示器配合使用的集成译码器。;7448的逻辑功能：;将BI/RBO和RBI配合使用，可以实现多位数显示时的“无效0消隐”功能。 具有无效