第5章 MSP430F5单片机时钟模块综述.ppt

*;*;MSP430标准时钟模块（UCS-Uinfied Clock System）;5. 1 MSP430标准时钟模块;它有5个时钟源输入端;时钟模块可提供3种时钟信号：;5.2 UCS操作模式;当外接的32768HZ晶振作为 XT1CLK 时，因为XT1不会立即稳定，此时失效标志位是置位的，所以系统会让REFOCLK作为ACLK 的时钟源。 一旦晶振启动并稳定，ACLK将取自外部的32768HZ晶振。 FLL将使MCLK和SMCLK稳定为1.047586MHZ和Fdco=2.097152MHZ。（上电后 FLLD 默认为 2） 状态寄存器的SCG0，SCG1，OSCOFF和CPUOFF配置MSP430工作模式，可以使能和禁止一部分的UCS模块。 为了优化低功耗的性能，ACLK可以来源于外部的32768HZ晶振，为系统提供一个稳定的基准，当对时钟精度要求不高时，ACLK 也可取自内部的低频晶振。 MCLK可以配置为来源于片内的DCO，DCO可以通过FLL来使其稳定，并且当相应的中断请求发生时，DCO会被自动激活。 SMCLK可以根据外围模块的需求配置为晶振或者DCO。;1.内部超低频振荡器(VLO：Internal Very-Low-Power Low-Frequency Oscillator);2.内部参考时钟(REFO：Internal Timmed Low-Frequency Reference Oscillator);3.晶振XT1;3.晶振XT1;4.晶振XT2;4.晶振XT2;5.数字控制振荡器 (DCO：Digitally-Controlled Oscillator );DCO频率调整;DCO频率调整;DCO频率调整;6. DCO 调制器;调制器操作如下图所示：;调制器操作如下图所示：;7.禁止FLL硬件和调制器;8.从低功耗模式下运行FLL;9. UCS故障安全运行模式;9. UCS故障安全运行模式;;;10.时钟信号的同步;11. MODOSC操作;;;5.3 UCS模块寄存器;UCSCTL0:标准时钟控制系统0;UCSCTL1;UCSCTL2;UCSCTL3;UCSCTL3;UCSCTL4;UCSCTL4;UCSCTL4;UCSCTL5;UCSCTL5;UCSCTL5;UCSCTL5;UCSCTL6;UCSCTL6;UCSCTL6;UCSCTL7;UCSCTL7;UCSCTL8;UCSCTL8;例1：P1.0输出时钟ACLK，P2.2输出时钟SMCLK，P7.7输出时钟MCLK.　　ACLK = REFO = 32.768kHz, MCLK = SMCLK = Default 1MHz;　　例2：P1.0输出时钟ACLK，P2.2输出时钟SMCLK，P7.7输出时钟MCLK.　　ACLK = REFO = 32kHz, MCLK = SMCLK = 8MHz;　　UCSCTL3 = SELREF_2; // Set DCO FLL reference = REFO 　　 UCSCTL4 |= SELA_2; // Set ACLK = REFO 　　 UCSCTL0 = 0x0000; // Set lowest possible DCOx, MODx　 　　 // Loop until XT1,XT2 DCO stabilizes - In this case only //DCO has to stabilize 　　 do 　　 { 　　 UCSCTL7 = ~(XT2OFFG + XT1LFOFFG + DCOFFG); // Clear XT2,XT1,DCO fault flags 　　 SFRIFG1 = ~OFIFG; // Clear fault flags __delay_cycles(80000); 　　 }while (SFRIFG1OFIFG); // Test oscillator fault flag 　　 ; __bis_SR_register(SCG0); // Disable the FLL control loop UCSCTL1 = DCORSEL_5; // Select DCO range 16MHz operation UCSCTL2 |= 249; // Set DCO Multiplier for 8MHz 　　 // (N + 1) * FLLRef = Fdco